Hardware Reference
In-Depth Information
c) Einer der Eingabesignalwechsel verursacht zwei Signalwechsel am Aus-
gang. Welcher Signalwechsel ist das und unter welcher Bedingung kommt
der Mehrfachsignalwechsel zustande?
Aufgabe 1.11
Innerhalb eines Prozesses werden folgende Signalzuweisungen und Wartean-
weisungen abgearbeitet:
y <=
'0'
,
'X'
after
3 ns
,
'1'
after
7 ns
,
'X'
after
8 ns
,
'1'
after
10 ns
,
'0'
after
11 ns
,
'1'
after
13 ns
,
'1'
after
15 ns
,
'X'
after
18 ns
,
'0'
after
20 ns
;
wait for
5 ns
;
y <=
'1'
after
12 ns
;
-- y <=
transport
'1'
after
12 ns
;
-- y <=
reject
8 ns
inertial
'1'
after
12 ns
;
Welche der schwebenden Änderungen werden gelöscht, wenn die zweite Si-
gnalzuweisung
a) mit dem Standardverzögerungsmodell
b) mit dem Verzögerungsmodell »transport«
c) mit dem Verzögerungsmodell »reject 8 ns inertial«
erfolgt und welchen Signalverlauf erzeugen die drei Zuweisungen, wenn die
erste Signalzuweisung zum Zeitpunkt t
sim
= 0 ausgeführt wird? Überprüfen
Sie das Ergebnis mit dem Simulator.
Aufgabe 1.12
Bestimmen Sie für die Schaltung in Abb. 1.44 die Signalverläufe der internen
Signale z
0
bis z
2
und des Ausgabesignals y für den Eingabesignalverlauf
x <=
'0'
,
'1'
after
10 ns
,
'0'
after
20 ns
;
Alle Signale seien vom Typ std_logic und haben zum Simulationsbeginn
den Pseudo-Wert 'U' (uninitialised, nicht initialisiert).
1ns1ns
1ns1ns1ns1ns
1ns
1ns
z
0
z
2
z
1
x
=1
=1 y
Abb. 1.44. Schaltung zu Aufgabe 1.12
