Hardware Reference
In-Depth Information
Aufgabe 1.13
Gegeben ist die nachfolgende Schaltungsbeschreibung:
--
Vereinbarungen der Entwurfseinheit
signal x: std_logic_vector(
4
downto
0
):=
"01011"
;
signal z: std_logic_vector(
4
downto
0
);
signal y: std_logic;
--
nebenläufige Zuweisungen im Beschreibungsteil der Entwurfseinheit
G1: z(
0
) <=
'X'
after
4 ns
, x(
0
)
and
x(
1
)
after
8 ns
;
G2: z(
1
) <=
'X'
after
5 ns
, x(
2
)
or
x(
3
)
after
6 ns
;
G3: z(
2
) <=
'X'
after
3 ns
, z(
0
)
or
z(
1
)
after
6 ns
;
G4: z(
3
) <=
'X'
after
4 ns
, z(
1
)
and
x(
3
)
after
7 ns
;
G5: z(
4
) <=
'X'
after
3 ns
, z(
3
)
or
x(
4
)
after
5 ns
;
G6: y
<=
'X'
after
5 ns
, z(
2
)
or
z(
4
)
after
7 ns
;
a) Zeichnen Sie den Signalflussplan und lesen Sie für alle Teilschaltungen die
Halte- und die Verzögerungszeiten ab.
b) Bestimmen Sie die Halte- und die Verzögerungszeit der Gesamtschaltung.
1.4 Register
Nach einer Eingabeänderung sind die Signalwerte an den Ausgängen einer
kombinatorischen Schaltung für eine gewisse Zeit ungültig. Ungültig kann be-
deuten, dass die Spannungswerte zur Signaldarstellung im verbotenen Bereich
liegen oder dass zu nicht genau bekannten Zeitpunkten Signaländerungen auf-
treten können. Bei der Simulation pflanzen sich die Zeitfenster mit gültigen
und ungültigen Werten entlang der Signalpfade fort. Da die Haltezeiten stets
kleiner als die Verzögerungszeiten sind, nimmt die Breite der Gültigkeitsfens-
ter entlang der Signalpfade ab. Wie aus Abb. 1.45 ablesbar, ist die Breite t
GE
des Gültigkeitsfensters am Ende eines Signalpfads gleich der Breite t
GA
des
Gültigkeitsfensters am Anfang abzüglich der Differenz aus den Verzögerungs-
zeiten und den Haltezeiten entlang des Pfades. Für den Pfad in der Abbildung
gilt z.B.
1
t
d1
t
d2
t
GE
t
d3
0
0
z
3
&
z
4
z
1
z
2
≥
1
z
1
z
2
0
1
≥
1
0
1
t
h3
,t
d3
t
h2
,t
d2
z
3
z
4
1
t
h1
,t
d1
0
1
0
t
GA
G¨ultigkeitsdaueramPfadanfang
G¨ultigkeitsdaueramPfadende
t
GE
t
GA
t
h1
t
h2
t
h3
Abb. 1.45. Abnahme der Breite des Gültigkeitsfensters entlang eines Signalpfades
