Hardware Reference
In-Depth Information
t
d1
t
d3
S
0
SS
t
h1
t
d5
t
h3
3
S
5
S
7
8
SS
9
t
h5
x
1
x
2
1
&
&
&
y
1
t
d2
t
d4
t
h2
y
2
S
2
S
4
t
h4
S
6
x
3
&
&
x
4
a)
Signalgruppen
x
5
Signal-
t
hS
i
t
dS
i
gruppe
S0
0(Definition)
0(Definition)
t
d1
t
h1
S1
t
hS0
+t
h1
t
dS0
+t
d1
t
d2
t
h2
S2
S3
t
hS0
+t
h2
t
dS0
+t
d2
min(t
hS1
,t
hS2
)
max(t
dS1
,t
dS2
)
t
d3
t
h3
S5
S4
t
hS3
+t
h3
t
dS3
+t
d3
t
hS0
t
dS2
t
d4
t
h4
S6
S7
t
hS0
+t
h4
t
dS2
+t
d4
min(t
hS5
,t
hS6
)
max(t
dS5
,t
dS6
)
t
d5
t
h5
S8
S9
t
hS7
+t
h5
t
dS7
+t
d5
b)
min(t
hS6
,t
hS9
)
max(t
dS6
,t
dS9
)
Abb. 1.42. Laufzeitanalyse mit Signalgruppen a) Schaltung b) Berechnung
Aufgabe 1.10
a) Entwickeln Sie einen Testrahmen zur Simulation der Schaltung in Abb.
1.43 mit den vorgegebenen Eingabesignalverläufen. Die Gatter und Einga-
besignalverläufe sollen durch nebenläufige Signalzuweisungen beschrieben
und die Signale z
i
und y zum Simulationsbeginn die Anfangswerte haben,
die sie hätten, wenn die Anfangseingabewerte vor dem Simulationsbeginn
schon länger als die maximale Verzögerungszeit anliegen würden.
b) Bestimmen Sie die Verläufe der internen Signale und des Ausgabesignals
zuerst ohne Rechner und überprüfen Sie das Ergebnis durch Simulation.
2ns
x
0
G2
1
x
0
0
&
1,5ns
x
1
z
1
1
1ns
0
G4
G1
z
0
4ns
x
2
1
x
1
x
2
& y
0
G3
0246810
t
sim
==
z
2
Abb. 1.43. Schaltung und Eingabesignale zu Aufgabe 1.10
