Hardware Reference
In-Depth Information
Für größere Schaltungen sind Algorithmen vom Typ »Wiederhole für jeden
Pfad« ungünstig, weil die Pfadanzahl exponentiell mit der Schaltungsgröße zu-
nehmen kann. Die Laufzeitanalyse lässt sich auch mit einem Algorithmus nach
dem Schema »Wiederhole für alle Teilschaltungen« beschreiben, bei dem der
Rechenaufwand nur linear mit der Schaltungsgröße zunimmt. Dazu werden die
Eingänge der Gesamtschaltung, die Eingänge aller Teilschaltungen, die Aus-
gänge der Teilschaltungen und die Ausgänge der Gesamtschaltung je zu einer
Signalgruppe zusammengefasst und für jede Signalgruppe die Halte- und die
Verzögerungszeitdifferenz zur Signalgruppe S0 berechnet
9
. Beginnend an den
Schaltungseingängen werden dabei für jede Teilschaltung zwei Operationen
ausgeführt:
• Berechnung der Halte- und Verzögerungszeitdifferenz für die Gruppe der
Eingabesignale durch Minimum- bzw. Maximumbildung und
• Berechnung der Halte- und Verzögerungszeitdifferenz für die Gruppe der
Ausgabesignale durch Addition der Parameter der Teilschaltung.
Abbildung 1.42 a zeigt die Beispielschaltung aus Abb 1.41 mit den eingezeich-
neten Signalgruppen. Abbildung 1.42 b veranschaulicht den Rechenweg. Die
Halte- und Verzögerungszeitdifferenzen der Gruppen S1 und S2 zur Gruppe
S0 sind gleich den Halte- und Verzögerungszeiten der dazwischen liegenden
Gatter. Gruppe S3 übernimmt für die Haltezeitdifferenz das Minimum und
für die Verzögerungszeitdifferenz das Maximum der Gruppen S1 und S2. Für
Gruppe S5 werden die Halte- und Verzögerungszeiten des Gatters dazwischen
dazu addiert etc. Die grauen Balken zeigen, wie sich das Ungültigkeitsfenster
der Signalgruppe S0 auf die Ungültigkeitsfenster der im Datenfluss nachfol-
genden Signale fortpflanzt. Der Rechenaufwand verhält sich proportional zur
Anzahl der Teilschaltungen.
1.3.5 Zusammenfassung und Übungsaufgaben
Bei einer realen Schaltung ist die Verzögerung zwischen den Eingabe- und
den Ausgabeänderungen kein exakt angebbarer Wert. Denn jedes Signal ist
beim Übergang zwischen zwei gültigen Werten kurzzeitig ungültig. Bis zum
Erreichen des stationären Wertes können mehrfache Wechsel (Glitches) auf-
treten. Diese und weitere Eigenarten digitaler Schaltungen lassen sich nur mit
Toleranzbereichen für die Zeitparameter modellieren. Eine kombinatorische
Schaltung hat eine (minimale) Haltezeit, nach der nach einer Eingabeände-
rung garantiert noch der alte, und eine (maximale) Verzögerungszeit, nach der
spätestens der neue Wert am Ausgang anliegt. In der Zeit dazwischen kann
für den Ausgabewert nicht garantiert werden. Das »nicht garantiert« wird
durch den Pseudo-Wert »ungültig«, dargestellt. Die Halte- und die Verzöge-
rungszeiten einer Gesamtschaltung lassen sich mit einer Laufzeitanalyse aus
den Halte- und Verzögerungszeiten der Teilschaltungen berechnen.
9
Die Signalgruppe S0 ist die Gruppe der Eingabesignale der Gesamtschaltung.
