Hardware Reference
In-Depth Information
6.2.5 Addierer
Lösung zu Aufgabe 2.19
a) Die Einsen können mit drei Zweiergruppen abgedeckt werden (Abb.
6.12 a). Die resultierende Schaltung für die Übertragsbildung stimmt mit
der aus Abb. 2.70 c überein.
b) In Abb. 6.12 b wird zuerst ein unreduziertes geordnetes binäres Entschei-
dungsdiagramm aus der Wertetabelle konstruiert. Die gleichen Teilbäu-
me in der untersten Ebene werden zusammengefasst. In der abgeleiteten
Schaltung sind die drei Knoten mit a oder b als Entscheidungsgröße durch
Multiplexer und die beiden untersten Knoten mit c als Entscheidungsgrö-
ße durch eine Verbindung bzw. einen Inverter nachgebildet.
c
a
a
0 1
0
1
0
0
b
b
b b
1
1
0
1
1
0 1
0
1
a
0
0
1
c c c c
c c
b
1
1
0 10 1
0 10 1
01
0
0
0
1 1 1 1
0 0
0
0 1
c=ab∨ac∨bc
a
0
1
a
&
0
1
b
s
&
≥1
c
0
1
&
b
c
c
a)
b)
Abb. 6.12. Lösung zu Aufgabe 2.19
6.2.6 Weitere Rechenwerke
Lösung zu Aufgabe 2.20
a) Aus der negativen Bewertung der Eingabebits a
3
und b
3
folgt, dass fol-
gende Teilprodukte negativ zu bewerten sind: a
3
b
0
, a
3
b
1
, a
3
b
2
, a
0
b
3
, a
1
b
3
und a
2
b
3
(Abb. 6.13). Bei den Volladdierern mit einem negativ bewerteten
Eingabebit ist jeweils der Summenausgang und bei den Volladdierern mit
zwei negativ bewerteten Eingabebits der Übertragsausgang negativ zu be-
werten. Bei dem Halbaddierer 1.3 mit einem negativ bewerteten Eingang
gäbe es auch die Möglichkeit, den Summenausgang negativ zu bewerten,
