Hardware Reference
In-Depth Information
und bei dem Halbaddierer HA3.2 können auch beide Ausgänge negativ
bewertet werden. Aber dann würde die Schaltung nicht das gewünschte
Ergebnis - p
0
bis p
6
positiv und p
7
negativ bewertet - liefern.
b) In Abb. 6.13 oben sind die Signalwerte für das Testbeispiel in Form von
Quadraten mit einem Kreis für den Wert null und Quadraten mit einem
Strich für den Wert eins eingetragen. Die Tabellen darunter zeigen die
Werte an den Addiereranschlüssen, für positiv bewertete Anschlüsse f0; 1g
und für negativ bewertete Anschlüsse f0;1g. Die Summe der Werte
an den Eingängen muss immer gleich dem Wert, der durch die beiden
Ausgabesignale s und c dargestellt wird, sein (Probe siehe Web-Projekt
P2.1/Test_SignedMult.vhdl, erstes Beispiel).
b
0
b
1
b
2
b
3
&
&
p
0
a
0
a
1
p
1
s
c
HA
1.0
&
p
2
s
c
HA
s
c
VA
&
2.1
a
2
&
1.1
&
p
3
s
c
HA
s
c
VA
3.2
s
c
VA
&
&
2.2
a
3
&
1.2
&
p
4
s
c
VA
s
c
VA
3.3
s
c
HA
&
2.3
&
1.3
&
p
5
s
c
VA
s
c
VA
3.4
&
2.4
&
Beispielwert1
Beispielwert0
p
6
s
c
VA
3.5
p
7
&
negativbewerteteSignalbits
negativbewerteteAddiereranschl¨usse
⇒
Web-Projekt:P2.6/SignedMult.vhdl
x
2
x
1
x
0
c
s
x
2
x
1
x
0
c
s
x
2
x
1
x
0
c
s
HA1.0
VA1.1
VA1.2
HA1.3
0
00 0
1
01HA2.1
VA2.2
VA2.3
VA2.4
1
0
0
1
HA3.2
VA3.3
VA3.4
VA3.5
-1
-1
-1
-11
-11
-11
0
00
1-0
0
1-1
-1
1
-1
0-0
0
0
-0
0
0
1
0
-0
1
-0
0
-1
-0 -00
0
-0
-0
0
0
0
-0
-1
Abb. 6.13. Lösung zu Aufgabe 2.20
Lösung zu Aufgabe 2.21
a) Eine vorzeichenbehaftete 4-Bit-Zahl im Zweierkomplement hat einen Wer-
tebereich von 2
3
= 8 bis 2
3
1 = 7. Die 8 lässt sich jedoch nicht
negieren und ist deshalb im gewählten Algorithmus unzulässig.
