Hardware Reference
In-Depth Information
U
V
s
1
0
1
¯s
1
y
s
2
s
2
s
1
1
0
¯s
2
s
2
s
3
0
1
s
3
0 1
a)
e)
0
1
M1
1
¯s
2
1
¯s
2
z
1p
M3
¯s
1
1
z
1
M1
1
0
s
2
¯s
2
s
2
¯s
2
z
1
¯s
1
z
2p
s
1
s
1
s
2
1
s
3
y
s
3
y
s
3
y
z
1n
z
2
s
1
0
¯s
2
¯s
2
s
1
M3
z
2
1
0
¯s
1
s
1
s
2
s
2
z
2n
0
¯s
1
M2
0
¯s
2
0
¯s
2
b)
s
2
c)
M2
d)
Abb. 4.20. Nachbildung eines binären Entscheidungsdiagramms durch eine Transis-
torschaltung a) Funktionsvorgabe als reduziertes binäres Entscheidungsdiagramm
(ROBDD) b) Nachbildung durch eine Multiplexerschaltung c) Nachbildung der
Multiplexer durch Transistorschalter d) Aufteilung in eine Teilschaltung aus NMOS-
und eine Teilschaltung aus PMOS-Transistoren e) fertige Transistorschaltung
sind die Multiplexer durch ihre einzelnen Transferschalter ersetzt. Die Ver-
bindungen nach »1« von Multiplexer M1 benötigt nur den PMOS-Transistor
und die Verbindung nach »0« von Multiplexer M2 nur den NMOS-Transistor
(Abb. 4.20 c). Auf dem Halbleiter werden die NMOS-Transistoren und die
PMOS-Transistoren in der Regel räumlich zusammengefasst. Die Verbindun-
gen zwischen z
1n
und z
1p
sowie zwischen z
2n
und z
2p
haben keinen Einfluss auf
die logische Funktion und sind damit überflüssig
3
(Abb. 4.20 d). Abbildung
4.20 e zeigt die fertige Transistorschaltung.
Binäre Entscheidungsdiagramme eignen sich nicht nur für die Schal-
tungsoptimierung und als Normalformen für logische Ausdrücke. Sie
lassen sich auch nach einem einfachen Formalismus durch Transis-
torschaltungen nachbilden. Dabei entstehen ganz andere Schaltungen
als bei der Nachbildung der logischen Funktion mit FCMOS-Gattern.
4.1.8 Geometrische Beschreibung
Eine integrierte Schaltung wird durch eine zweidimensionale Anordnung und
Verdrahtung von Transistoren auf einem Halbleiterchip realisiert. Die Halb-
leitergebiete und Verbindungen werden für den Entwurf als Flächenelemente,
meist Rechtecke, dargestellt. Die dritte Dimension, die Schichtfolge und die
3
Im PMOS-Netzwerk müssen nur die Einsen und im NMOS-Netzwerk nur die
Nullen weitergeleitet werden.
