Hardware Reference
In-Depth Information
Schichtabmessungen in der Tiefe, sind durch den Fertigungsprozess vorgege-
ben.
Abbildung 4.21 zeigt einen NMOS- und einen PMOS-Transistor in der 3D-
Darstellung und in der Draufsicht. In der Draufsicht bestehen die Transistoren
hier im Buch aus vier Arten von Flächenelementen
4
, nämlich aus
• den schwach dotierten Substrat-Wannen der PMOS-Transistoren,
• den hochdotierten n-Gebieten für die Source- und Drain-Anschlüsse der
NMOS-Transistoren und die Substrat-Anschlüsse der PMOS-Transistoren,
• den hochdotierten p-Gebieten für die Source- und Drain-Anschlüsse der
PMOS-Transistoren und die Substrat-Anschlüsse der NMOS-Transistoren
und
• den Polysilizium-Streifen als Gate-Anschlüsse und Verbindungen.
NMOS-Transistor PMOS-Transistor
B
S GG B
D D
G
Gate
S
Source
p+ p+ p+
n+ n+
n+
DDrain
p
n
B
Bulk
a)
p-Substrat
n-Wanne
pstarkdotiert(p+)
nstarkdotiert(n+)
Polysilizium(Gate)
Isolator(SiO
2
)
NMOS-Transistor
PMOS-Transistor
B
S
D
D
S
B
G
G
b)
Abb. 4.21. NMOS- und PMOS-Transistor a) 3D-Darstellung b) Draufsicht
Die Polysilizium-Streifen dienen bei der Fertigung gleichzeitig als Maske zur
Unterbrechung der Source- und Drain-Gebiete. Wenn in der Draufsicht auf
beiden Seiten eines Polysilizium-Streifens ein hochdotiertes Gebiet liegt, be-
schreibt der Streifen ein Transistor-Gate mit einem Kanal darunter. Sonst ist
ein Polysiliziumstreifen eine normale vom Halbleiter isolierte Verbindung.
Polysilizium ist ein relativ schlechter Leiter und wird nur für kurze Ver-
bindungen genutzt. Längere Verbindungen werden aus Metall, in der Regel
Aluminium, hergestellt. Die Metalllagen befinden sich oberhalb der Halblei-
terstrukturen und sind durch Isolationsschichten voneinander, von der Poly-
siliziumschicht und vom Halbleiter getrennt. Eine Verbindung zwischen zwei
4
Es gibt andere Realisierungen, z.B. solche, bei denen auch oder nur die NMOS-
Transistoren in Wannen angeordnet sind.
