Hardware Reference
In-Depth Information
Gate-Source-Spannung, die die Leitfähigkeit des Kanals steuert, ist die Ver-
sorgungsspannung U
V
abzüglich der Eingangsspannung u
x
(Abb. 4.3b). Die
Lastkapazität C
L
selbst ist kein eigenständiges Bauteil, sondern setzt sich aus
den Kapazitäten der pn-Isolationen der Drain-Gebiete, den Leitungskapazitä-
ten und den Eingangskapazitäten der nachfolgenden Gatter zusammen.
i
D
u
GS
G
S
B
D
y
x
u
DS
i
D
D
x
G
S
B
y
U
V
C
L
u
y
=
u
DS
u
x
=
U
V
+u
GS
u
y
=
u
x
=
C
L
b)
U
V
+u
DS
a)u
GS
u
x
u
y
i
D
Eingangsspannung
Ausgangsspannung
Drainstrom
u
GS
u
DS
U
V
Gate-Source-Spannung
Drain-Source-Spannung
Versorgungsspannung
C
L
Lastkapazit¨at
Abb. 4.3. Symbole und elektrische Beschaltung a) NMOS-Transistor als Low-Side-
Schalter b) PMOS-Transistor als High-Side-Schalter
Bei einem Logikgatter darf der Ausgang im stationären Betrieb nur ent-
weder über ein eingeschaltetes NMOS-Netzwerk mit Masse oder über ein ein-
geschaltetes PMOS-Netzwerk mit der Versorgungsspannung verbunden sein.
Die Transistoren sind entweder ausgeschaltet oder sie arbeiten im aktiven Be-
reich mit u
DS
= 0. In beiden Fällen fließt fast kein Strom. CMOS-Schaltungen
benötigen praktisch nur Umladeströme. Der Stromverbrauch verhält sich etwa
proportional zur Schalthäufigkeit. Die Schaltungsgeschwindigkeit ergibt sich
aus der Größe der Lastkapazitäten und der Größe der Umladeströme.
Für das logische Verhalten sei definiert, dass
• große Spannungen und eingeschaltete Drain-Source-Strecken durch den
Signalwert »1« und
• kleine Spannungen und ausgeschaltete Drain-Source-Strecken durch den
Signalwert »0«
dargestellt werden. Ein NMOS-Transistor schaltet mit dieser Zuordnung bei
einer »1« am Gate ein und einer »0« am Gate aus. Das entspricht einer Iden-
tität. Ein PMOS-Transistor schaltet bei einer »0« am Gate ein und bei einer
»1« aus, d.h., er invertiert. In Gatterschaltungen werden MOS-Transistoren
gern in der vereinfachten Form ohne Substratanschluss dargestellt (Abb. 4.4).
Das vereinfachte Symbol für den PMOS-Transistor besitzt zur Unterscheidung
von dem des NMOS-Transistors einen Negationspunkt am Gate, der das in-
vertierende Verhalten symbolisiert. Eine weitere alternative Darstellung, ins-
besondere später für Reihen- und Parallelschaltungen von geschalteten Tran-
sistoren, ist ein Zweipol mit dem logischen Ausdruck, bei dem er einschaltet.
Geschaltete Zweipole für PMOS-Netzwerke werden zur Unterscheidung von
denen für NMOS-Netzwerke mit einer schwarzen Ecke gekennzeichnet.
