Hardware Reference
In-Depth Information
S D
u
DS
=u
GS
−
u
GD
G
u
GB
<U
TN
u
GS
>U
TN
u
GD
G
S D
+++
n
+
n
+
n n
p-Substrat
Verarmungsschicht
Akkumulations-
schicht
p-Substrat
Inversionsschicht
B
a)
b)
B
u
GB
Gate-Substrat-Spannung
Gate-Source-Spannung
Gate-Drain-Spannung
Drain-Source-Spannung
Einschaltspannung
Isolator
u
GS
Gateladung
+
u
GD
Aufladungmitbeweglichen
Ladungstr¨agern
u
DS
U
TN
AufladungmitortsfestenIonen
Abb. 4.2. Feldeffekt am NMOS-Transistor a) kleine b) große Eingangsspannung
nung u
GD
= u
GS
u
DS
die Einschaltspannung. Der leitfähige Kanal endet
kurz vor dem Drain. Die Breite des eingeschnürten Bereichs regelt sich so ein,
dass der Drain-Strom ab dem Arbeitsbereichswechsel bei u
DS
= u
GS
U
TN
nicht weiter mit der Drain-Source-Spannung zunimmt:
i
D
=
N
(u
GS
U
TN
)
2
2
(4.2)
Ein PMOS-Transistor funktioniert genauso, nur dass die Vorzeichen aller Strö-
me, Spannungen und Transistorparameter genau umgekehrt sind. Die Ein-
schaltspannung wird in der digitalen Schaltungstechnik betragsmäßig auf etwa
20% der Versorgungsspannung U
V
eingestellt.
Parameter
Sperrbereich
aktiver Bereich
Einschnür-
bereich
U
TN
0;2 U
V
,
N
> 0
NMOS
u
GS
U
TN
u
GS
> U
TN
und
u
GS
u
DS
> U
TN
sonst
U
TP
0;2 U
V
,
P
< 0
PMOS
u
GS
U
TP
u
GS
< U
TP
und
u
GS
u
DS
< U
TP
sonst
Schaltverhalten
In den im Weiteren betrachteten elektrischen Modellen für Logikgatter schal-
ten die NMOS-Transistoren die Verbindung zwischen dem Gatterausgang
und dem Bezugspunkt und entladen die Lastkapazität C
L
. Die Spannung
u
x
des Eingabesignals liegt zwischen Gate und Source an. Die Spannung u
y
des Ausgabesignals wird zwischen Drain und Source abgegriffen (Abb. 4.3a).
Die PMOS-Transistoren schalten die Verbindung zum positivsten Schaltungs-
punkt, dem Versorgungsanschluss, und laden die Lastkapazität C
L
auf. Die
