Hardware Reference
In-Depth Information
logische
Funktion
Schaltsymbol
komplett vereinfacht
Zweipol
S
U
V
S S
G
0
S
→
D
PMOS-
Transistor
¯
G
1
0
G
G
1
D
D
D
D
G
0
S
→
D
D
D
NMOS-
Transitor
0
1
G
G
G
1
S
S
S
Abb. 4.4. MOS-Transistoren als Schalter
4.1.2 Geschaltete Transistornetzwerke
Logische Verknüpfungen werden durch Reihen- und Parallelschaltungen von
Transistoren realisiert. Eine Reihenschaltung mehrerer Transistoren ist insge-
samt eingeschaltet (Schaltzustand »1«), wenn alle Transistoren eingeschaltet
sind. Das entspricht einer UND-Verknüpfung. Eine Parallelschaltung mehre-
rer Transistoren ist eingeschaltet, wenn mindestens ein Transistor eingeschal-
tet ist. Das ist eine ODER-Verknüpfung. Zur Realisierung von UND-ODER-
Verknüpfungen werden Reihen- und Parallelschaltungen miteinander kombi-
niert. Transistornetzwerke aus NMOS-Transistoren bilden dabei eine UND-
ODER-Verknüpfung der direkten und PMOS-Netzwerke eine UND-ODER-
Verknüpfung der negierten Signale an den Gate-Anschlüssen (Abb. 4.5). Zu
beachten ist,
NMOS-Transistoren eignen sich nur zur Weiterleitung einer »0« und
PMOS-Transistoren nur zur Weiterleitung einer »1«.
Deshalb dürfen NMOS- und PMOS-Transistoren z.B. auch nicht innerhalb
eines Schalternetzwerks gemischt werden. In der Zweipoldarstellung ist der
NMOS-Netzwerk
PMOS-Netzwerk
Struktur Funktion
Struktur
Funktion
Reihenschaltung
x
1
x
2
x
1
x
2
¯
x
1
∧
¯
x
2
x
1
∧x
2
Parallelschaltung
x
2
¯
x
1
∨
¯
x
2
x
1
x
2
x
1
∨x
2
x
1
gemischte
Reihen-und
(
x
1
∨x
2
)
∧x
3
(¯
x
1
∨
¯
x
2
)
∧
¯
x
3
x
3
x
3
Parallelschaltung
x
1
x
2
x
1
x
2
Abb. 4.5. Geschaltete Transistornetzwerke