Skalare Prozessoren - Moderne Prozessorarchitekturen: Prinzipien und ihre Realisierungen - page 66

technischen Register überschrieben. Im dritten Schritt wird schließlich das Ergebnis aus dem tech-
nischen Register in den Speicher geschrieben. Die in diesem Beispiel vom Datenwerk bearbeitete
Operationsfolge wird vom Leitwerk generiert, das über den Fortgang der Bearbeitung Buch führen
muss. Der Bearbeitungszustand wird als Teil des Leitwerkszustands gespeichert. Welche Operatio-
nen jeweils auszuführen sind, ist im Leitwerk, genauer im Mikroprogrammspeicher, festgelegt
(siehe Abschnitt 2.1.7).
2.1.2 Grundstruktur
Die abstrakte Darstellung eines Prozessors entsprechend Bild 2.1 ist nicht geeignet,
um daran Details einer Realisierung zu beschreiben. Deshalb wird nachfolgend die
Registertransferschaltung eines einfachen Prozessors ohne ein in sich rückgekop-
peltes Datenwerk diskutiert (Bild 2.2). Zur Darstellung ist eine von [98] abgeleitete
etwas vereinfachte und weitgehend selbsterklärende Symbolik verwendet worden.
Signalleitungen und Busse sind darin durch Linien (ggf. mit der Anzahl der von
einem Bus gebündelten Signalleitungen beschriftet), Register als rechteckige Käs-
ten, Decoder als Trapeze, Multiplexer als auf Linien geführte Pfeile und Schaltnetze
als nicht umrahmte funktionsbeschreibende Texte dargestellt.
Obwohl Speicher durch Zusammenschaltung von Registern, Multiplexern und
Decodern realisierbar sind, werden sie wegen ihrer großen Bedeutung durch ein
eigenes Symbol, einem zusammengezogenen Decoder und Register, repräsentiert.
Insbesondere wird, im Gegensatz zu [98], der Übersichtlichkeit halber nicht für
jeden Port ein separater Decoder dargestellt. Die Portzahl ist somit aus der Anzahl
der in den Decoder geführten Adressen abzulesen. Für Schreibports werden außer-
dem Steuersignale benötigt, die durch offene Pfeile dargestellt sind.
Die Zuordnung der Adressen, der Ein- und Ausgänge sowie der Steuersignale für
die Schreibports wird durch die Reihenfolge festgelegt, mit der sie von oben nach
unten bzw. von links nach rechts an den Speicher geführt sind (für die meisten
Betrachtungen ist die Zuordnung jedoch nicht von Bedeutung). Dem Leser mag in
dieser Symbolik vor allem ungewöhnlich erscheinen, dass Schaltnetze nicht in
irgend einer Weise umrahmt werden. Die Darstellungsform wird hier deshalb bevor-
zugt, weil die geringere Anzahl von Linien, vor allem in komplexen Strukturen, die
Übersichtlichkeit erhöht.
Die Bearbeitung eines Befehls durch den in Bild 2.2 dargestellten Prozessor
beginnt, indem der Befehlsspeicher mit dem Inhalt des Befehlszählers (PC) adres-
siert wird. Sobald nach Ablauf der Zugriffszeit der zu bearbeitende Befehl am Aus-
gang des Befehlsspeichers erscheint, werden daraus die Adressen für Operanden
und Ergebnis sowie der Operationscode extrahiert. Letzterer wird in den Decoder
geführt, der daraus Steuersignale sowohl für das Leitwerk als auch für das Daten-
werk generiert.
Während der Befehlsdecoder den Befehl analysiert, erfolgt zeitgleich der Zugriff
auf die Quelloperanden im Datenspeicher. Dies ist deshalb bemerkenswert, weil erst
nach dem Decodieren des Befehls feststeht, ob die Operanden überhaupt benötigt
werden. Ist dies nicht der Fall, verwirft man sie. Sobald der Befehl decodiert ist und