Digital Signal Processing Reference
In-Depth Information
a 0
b 0
S0 0
CC 0
C0 0
S0 1
C0 1
S1 1
C1 1
S0 2
C0 2
S1 2
C1 2
S0 3
C0 3
S1 3
C1 3
S0 4
C0 4
S1 4
C1 4
S0 5
C0 5
S1 5
C1 5
S0 6
C0 6
S1 6
C1 6
S0 7
C0 7
S1 7
C1 7
S0 8
C0 8
S1 8
C1 8
S0 9
C0 9
S1 9
C1 9
S0 10
C0 10
S1 10
C1 10
S0 11
C0 11
S1 11
C1 11
S0 12
C0 12
S1 12
C1 12
S0 13
C0 13
S1 13
C1 13
S0 14
C0 14
S1 14
C1 14
S0 15
C0 15
S1 15
C1 15
a 1
b 1
S 1
Mux
2
CC 1
C 1
C0 2
C1 1
a 2
b 2
S0 2
S0 3
C0 3
CC2
Mux
2
S S C 3
Mux
3
C1 2
S1 2
S1 3
C1 3
a 3
b 3
Mux
2
CC 3
C0 4
S0 5
C0 5
C0 5
C1 3
a 4
b 4
CC 4
Mux
2
S0 4
S0 5
S0 6
S0 7
C0 7
C1 4
S1 5
C1 5
Mux
3
a 5
b 5
Mux
2
CC 5
S S S S C 7
Mux
5
C0 6
C1 6
S0 6
S0 7
C0 7
a 6
b 6
CC 6
Mux
2
S1 4
S1 5
S1 6
S1 7
C1 7
C1 7
Mux
3
S1 6
S1 7
C1 7
a 7
b 7
Mux
2
CC 7
C0 8
S0 9
C0 9
C0 9
C0 11
C 7
a 8
b 8
CC 8
Mux
2
S0 10
S0 11
C0 11
C1 8
S1 9
C1 9
Mux
3
a 9
b 9
Mux
2
CC 9
S0 8
S0 9
S0 10
S0 11
Mux
5
C1 9
C0 10
a 10
b 10
S0 10
S0 11
C0 11
S1 10
S1 11
C1 11
CC 10
Mux
2
S0 12
S0 13
S0 14
S0 15
C0 15
S1 10
S1 11
C1 11
C1 10
Mux
3
a 11
b 11
Mux
2
CC 11
S S S 10
S 11
S 12
S 13
S 14
S 15
C 15
Mux
9
C1 11
C0 13
C0 12
S0 13
C0 13
a 12
b 12
CC 12
Mux
2
S0 12
S0 13
S0 14
S0 15
C0 15
C1 12
Mux
3
a 13
b 13
S1 13
C1 13
Mux
2
CC 13
S1 8
S1 9
S1 10
S1 11
Mux
5
C0 14
C1 14
a 14
b 14
S0 14
S0 15
C0 15
CC 14
S1 12
S1 13
S1 14
S1 15
C1 15
Mux
2
S1 12
S1 13
S1 14
S1 15
C1 15
Mux
3
C1 14
S1 14
S1 15
C1 15
a 15
b 15
Mux
2
CC 15
Figure 5.19 A 16-bit conditional sum adder
 
Previous Page
Next Page
Digital Design of Signal Processing Systems: A Practical Approach
Search WWH ::




Custom Search
Home