Hardware Reference
In-Depth Information
process
(T):
begin
if
rising_edge(T)
then
if
x'last_event>ts
then
x_del <= x;
else
x_del <=
ungültig
;
end if
;
y_del<=
ungültig after
th,
f(x_del) after
td;
end if
;
end process
;
T
P
t
s
,t
n
t
s
,t
n
t
hr
,t
dr
t
hr
,t
dr
t
hf
,t
df
x
y=f(x')
y'
y
x'
T
a)
T
P
T
1
0
t
dr
t
hr
t
dr
t
hr
x'
w
0
w1
w
2
c)
t
df
Abtastfenster
t
hf
t
hf
t
s
t
n
x',y'
(xdel,ydel)Abtastsignale
y
f(w
0
)
f(w
1
)
Modellierungnichterforderlich
b)
Abb. 1.50. Register-Transfer-Funktion a) Schaltungsstruktur b) Signalverläufe c)
VHDL-Beschreibung
(T
P
- Dauer einer Taktperiode; t
dr
- Verzögerung des Eingaberegisters; t
df
- Verzögerung der Verarbeitungsschaltung; t
s
- Vorhaltezeit des Ergebnis-
registers; t
n
- Nachhaltezeit des Ergebnisregisters; t
hr
- Haltezeit des Ein-
gaberegisters; t
hf
- Haltezeit der Verarbeitungsschaltung). Die Dauer einer
Taktperiode darf nicht kleiner als die Summe der Verzögerungszeiten und der
Vorhaltezeit des Ausgaberegisters sein und die Nachhaltezeit des Ausgabe-
registers darf nicht größer als die Summe der Haltezeiten sein. Die maximal
zulässige Taktfrequenz ist der Kehrwert der minimalen Taktperiode:
1
T
Pmin
1
t
dr
+ t
df
+ t
s
f
T
=
(1.9)
Die minimale Taktperiode und die maximale Nachhaltezeit lassen sich mit
einer Laufzeitanalyse berechnen. Wenn die Gleichungen 1.7 und 1.8 erfüllt
sind, sind auch die Vorhalte- und Nachhaltebedingungen für die Ausgabe-
abtastung immer erfüllt. Ohne dass sich die fehlererkennenden Eigenschaf-
ten verschlechtern, kann die Simulation auf ihre Kontrolle verzichten. Für
die Register-Transfer-Funktion genügt eine verzögerungsfreie Simulation oh-
ne Berechnung der Signalgültigkeit. In einer synchronen Schaltung braucht die
Simulation praktisch nur für Eingaberegister die Vorhalte- und die Nachhalte-
bedingungen zu kontrollieren und nur für Ausgaberegister und Ausgabefunk-
tionen Halte- und Verzögerungszeiten zu berücksichtigen. Für die restlichen
Schaltungsteile, die von Registern eingerahmt sind, genügt das viel einfachere
Verhaltensmodell ohne Kontrollen und ohne Verzögerungen (Abb. 1.50 c).
1.4.5 Taktversatz
In der Schaltung in Abb. 1.51 besteht zwischen der Übernahmeflanke für
das Eingaberegister und der Übernahmeflanke für das Ergebnisregister ein
