Hardware Reference
In-Depth Information
Arbeitsbibliothek work. Der Teilschaltungstyp »Oder2« für G3 sei genau-
so wie der Typ »Und2« in Abb. 1.30 definiert, nur mit »or« statt »and«
in der Signalzuweisung. Der Bibliotheksbezeichner work ist vordefiniert und
verlangt im Gegensatz zu den Bibliotheksbezeichnern ieee und »Tuc« kei-
ne Vereinbarung im Vorspann. Für G1 erfolgt die Zuordnung der Parameter
und Anschlusssignale positionsbasiert und für die anderen beiden Gatter na-
mensbasiert. Die positionsbasierte Zuordnung ist kürzer, die namensbasierte
verständlicher und weniger fehleranfällig.
1.2.6 Testrahmen
Die oberste Hierarchieebene in einem Simulationsmodell ist der Testrahmen.
Das ist eine Entwurfseinheit ohne Anschlusssignale und Parameter. In der
Regel wird das Testobjekt als Schaltungsinstanz, statt wie in Abb. 1.27 als
System aus mehreren Prozessen, eingebunden. Das ist übersichtlicher, ände-
rungsfreundlicher und weniger fehleranfällig.
Abbildung 1.32 zeigt ein funktionsgleiches Simulationsmodell zu Abb. 1.27.
Das Testobjekt ist eine Bauteilinstanz. Der Prozess für die Eingabebereit-
stellung ist übernommen. Zur Simulation und auch für andere Bearbeitungs-
schritte wird die Hierarchie der Strukturbeschreibung aufgelöst. Dazu werden
von unten beginnend alle Teilschaltungsinstanzen durch die Prozesse, die ih-
re Funktion beschreiben, ersetzt. Im Beispiel entsteht praktisch wieder das
Modell aus Abb. 1.27.
entity
Test_G3E
is end entity
;
architecture
Test
of
Test_G3E
is
signal
e1, e2, e3, e4, a:std_logic:=
'0'
;
begin
TObj:
entity
WORK
.G3E(Struktur)
port map
(x1=>e1, x2=>e2, x3=>e3, x4=>e4, y=>a);
Eingabe:
process
begin
wait for
1 ns
;
e3 <=
'1'
;
wait for
2 ns
;
e1 <=
'1'
;
e4 <=
'1'
;
...
wait
;
end process
;
end architecture
;
Testrahmen
e
1
Name:G1
Name:TObj
x
1
x
2
a
b
z
1
Typ:G3E
e
2
c
Typ:Und2
a
b
Typ:Oder2
a
e
3
Name:G3
c y
x
3
x
4
a
b
Name:G2
e
4
c
z
2
Typ:Und2
Prozessef¨urdieTesteingabeundTestausgabe
)
WEB-Projekt:P1.2/Test_G3E.vhdl
Abb. 1.32. Testrahmen mit dem Testobjekt als Schaltungsinstanz
