Hardware Reference
In-Depth Information
y
n
= x^ E
y
p
= x^ E
Für die Ansteuerung des NMOS-Netzwerks wird zusätzlich ein Inverter aus
zwei Transistoren benötigt, der das Freigabesignal E invertiert.
U
V
x
y
E
Lösung zu Aufgabe 4.5
a) Schaltung siehe Abb. 6.14 a.
b) Ausgabesignalverlauf siehe Abb. 6.14 b.
c) Die Auswertung muss mit der fallenden Taktflanke erfolgen, bei der das
Gatter die logische Funktion
y = x
1
_x
2
_x
3
x
4
nachbildet. Bei der steigenden Taktflanke ist das Ausgabesignal des Gat-
ters immer »1«.
U
V
T
1
0
T
y
001110000010
x
x
3
x
4
y
1
x
1
x
2
0
mit
x
=x
4
x
3
x
2
x
1
T
a)
b)
Abb. 6.14. Schaltung und Ausgabesignalverlauf zur Lösung von Aufgabe 6.5
6.4.2 Zeitverhalten
Lösung zu Aufgabe 4.6
Der Ausschaltvorgang erfolgt über vier in Reihe geschaltete NMOS-Transisto-
ren mit der relativen Breite zwei. Die relative Breite für den Ersatztransistor
des eingeschalteten NMOS-Netzwerks ist nach Gleichung 4.31 b
N
= 0;5. Die
Ausschaltzeit beträgt nach Gleichung 4.20
