Hardware Reference
In-Depth Information
signal
x0, x1, x2, y, T:std_logic;
...
process
(T)
begin
if
rising_edge(T)
then
if
x0'delayed(th1+th2)'last_event>td1+td2+ts-th1-th2
and
x1'delayed(th1+th2)'last_event>td1+td2+ts-th1-th2
and
x2'delayed(th2)'last_event>td2+ts-th2
then
y <=
'X'
after
thr, (x0
xor
x1)
and
x2
after
tdr;
else
y <=
'X'
after
thr;
end if
;
end if
;
end process
;
)
WEB-Projekt:P1.4/AfgKombReg.vhdl
Lösung zu Aufgabe 1.15
a) Nach Gleichung 1.7 ist die Mindestdauer der Taktperiode die Summe aus
der Verzögerungszeit des Eingaberegisters, der maximalen Verzögerungs-
zeit der Verarbeitungsfunktion und der Vorhaltezeit des Ergebnisregisters.
Der Signalpfad mit der längsten Verzögerung ist der durch alle drei Ver-
arbeitungsbausteine:
t
df
t
d1
+ t
d2
+ t
d3
= 2;5 ns + n 1 ns
T
P
t
dr
+ t
df
+ t
s
= 4 ns + n 1 ns
Die maximale Taktfrequenz ist der Kehrwert der minimalen Taktperiode:
1
4 ns + n 1 ns
f
T
b) Für n = 16 beträgt die maximale Taktfrequenz
1
4 ns + 16 1 ns
f
T
= 50 MHz
Lösung zu Aufgabe 1.16
Die Bedingungen für die Taktperiode und den Taktversatz lauten nach den
Gleichungen 1.10 und 1.11
1
t
T12
t
dr
+ t
df
+ t
s
T
P
= 1 ns + 11 ns + 2 ns
100 MHz
= 4 ns
t
T12
t
hr
+ t
hf
t
n
= 0 ns + 5 ns 0 ns
= 5 ns
Der Taktversatz muss im Bereich zwischen 4 ns und 5 ns liegen.
