Hardware Reference
In-Depth Information
c) Bei einer Rückweiszeit von 8 ns werden die schwebenden Zuweisungen für
t
sim
17 ns 8 ns d.h. für t
sim
9 ns gelöscht. Da die Werte der zu
löschenden Zuweisungen für die Zeitpunkte 13ns und 15ns auch schon
»1« sind, übernimmt die neu eingestellte Zuweisung den frühesten Wert
13 ns (Abb. 6.2 c).
1.Zuweisung:
0ns
0 X 1 X 1 0 1 1 X 0
3ns 7ns 8ns 10ns11ns13ns15ns18ns
20ns
neue
Zuweisung
nach10ns:
2.Zuweisung:
abgearbeitet
schwebend
a)
l¨oschen,aber13ns¨ubernehmen
l¨oschen
17ns
b)
abarbeiten l¨oschen
1
c)
abarbeiten
l¨oschen,aber13ns¨ubern.
l¨oschen
Signalverlauf:
a)
b)
c)
0 2 4 6 8 10 12 14
t
sim
inns
16
Abb. 6.2. Lösung zu Aufgabe 1.11 (siehe Web-Projekt P1.3/AfgVerzMod.vhdl)
Lösung zu Aufgabe 1.12
Nach dem Simulationsbeginn dauert es zwei, drei, sieben und acht Nanosekun-
den, bis die Signale z
0
, z
1
, z
2
und y initialisiert sind. Die beiden Eingabeän-
derungen bewirken jeweils nach 2ns eine Änderung von z
0
nach 1ns und 3ns
Änderungen von z
1
, nach 5ns und 7ns Änderungen von z
2
und nach insge-
samt 2ns, 4 ns, 6 ns und 8 ns Ausgabeänderungen. Die Schaltung vervierfacht
insgesamt die Anzahl der Änderungen am Eingang.
x
0
1
0
z
0
1
U
U
z
1
1
0
z
2
1
U
0
y
1
U
0
024681012141618202224
t
sim
inns
Lösung zu Aufgabe 1.13
a) Abbildung 6.3 links zeigt den extrahierten Signalflussplan und die aus
der VHDL-Beschreibung abgelesenen Halte- und Verzögerungszeiten der
Gatter.
