Hardware Reference
In-Depth Information
duktterme (Abb. 4.80). Die nachzubildende Funktion wird mit Hilfe von KV-
Diagrammen oder des Verfahrens von Quine und McCluskey minimiert (vgl.
Abschnitt 2.2). Die begrenzende Ressource für die Größe der programmier-
baren Funktionen ist hier die Eingangsanzahl der UND-Matrix (Größenord-
nung 8 ::: 16) und die maximale Anzahl der Produktterme (Größenordnung
4 ::: 16).
x
n−1
...
x
2
x
1
x
0
ODER-Verkn¨upfung
allerProduktterme
HPull-Up-Element
H
H
Treiber
p
0
=¯x
2
p
1
=¯x
n−1
¯x
0
p
2
=x
0
H
H
H
normaler
Transistor
program-
mierbarer
Transistor
st¨andiggesperrt
einschaltbar
p
3
=¯x
n−1
x
2
x
0
programmierbare
UND-Matrix
y=p
3
∨
p
2
∨
p
1
∨
p
0
Abb. 4.80. Logikschaltung mit programmierter UND-Matrix
4.6.3 Weitere programmierbare Elemente
Eine typische Erweiterung einer Logikfunktion mit programmierbarer UND-
Matrix ist eine programmierbare Ausgabeinvertierung. Sie besteht aus einem
EXOR-Gatter mit einer Programmierstelle am zweiten Eingang (Abb. 4.81).
Bei einer programmierten »0« liefert die EXOR-Verknüpfung den Wert selbst
und bei einer »1« den invertierten Wert der programmierten Logikfunktion.
Auf diese Weise kann die nachzubildende Funktion wahlweise nach den Nullen
oder Einsen entwickelt werden (vgl. Abschnitt 2.2.4).
Logikschaltung
0
1
mitprogrammier-
=1
x
I
terUND-Matrix
Programmierstelle
zur
¨
Uberbr¨uckung
Speicherzelle
Programmierstellezur
Ausgabeinvertierung
programmierbarerTakt-und
Initialisierungsanschluss
Abb. 4.81. Erweiterte programmierbare Funktionseinheit
Digitale Schaltungen benötigen immer eine größere Anzahl von Speicher-
zellen für die Abtastung und Zwischenspeicherung von Daten. In der üblichen
Schaltungsarchitektur ist hinter jeder programmierbaren Logikfunktion eine
