Hardware Reference
In-Depth Information
die Simulationsmöglichkeiten auf der Transistorebene, welche Parameter dafür
benötigt und wie diese Parameter gewonnen werden. Der Abschnitt endet mit
einigen Anmerkungen zur Optimierung des Verhältnisses aus Flächenbedarf
und Geschwindigkeit für Logikgatter.
4.2.1 Simulation des elektrischen Verhaltens
Das genauste Verfahren zur Bestimmung der Signalverläufe in einer digitalen
Schaltung ist die zeitdiskrete Simulation des elektrischen Verhaltens. Eine zeit-
diskrete Simulation berechnet die Signalverläufe in einem System, das durch
Differentialgleichungen beschrieben ist, indem sie die Zeit in kleine diskrete
Schritte unterteilt und so die Ableitungen nach der Zeit durch Differenzen
und die Integrale über die Zeit durch Summationen annähert. Das durch Dif-
ferenzialgleichungen beschriebene System kann die Umgebung einer digitalen
Schaltung, aber auch das elektrische Modell der Schaltung selbst sein. Berech-
net werden analoge Werteverläufe, in einer Schaltung üblicherweise Ströme
und Spannungen [30].
In diesem Abschnitt soll an einem Beispiel die zeitdiskrete Simulation
in VHDL vorgeführt werden. Das Beispiel ist ein Ringinverter aus CMOS-
Gattern. Das Beispiel wird zeigen, dass die Programmierung von Differenzen-
gleichungen in VHDL auch nicht schwieriger als in anderen Programmierspra-
chen ist. Das ist nützlich zu wissen, wenn es die Aufgabenstellung erfordert,
im Testrahmen die Umgebung einer digitalen Schaltung, z.B. eine vor- oder
nachgelagerte analoge Schaltung oder das Verhalten eines angesteuerten tech-
nischen Prozesses mitzusimulieren. Denn deren Modelle werden nach demsel-
ben Schema programmiert. Das elektrische Simulationsmodell des Ringinver-
ters und das Ergebnis der Simulation werden weiterhin dazu dienen, ein Pa-
rametermodell für die ereignisgesteuerte Simulation von CMOS-Schaltungen
zu entwickeln.
Abbildung 4.26 zeigt die Beispielschaltung, einen Ring aus fünf Invertern.
Jeder Inverter besteht aus zwei Transistoren und hat eine Lastkapazität C
L
am Ausgang. Die Lastkapazität ist kein Bauteil, sondern sie setzt sich aus den
Kapazitäten der gesperrten pn-Übergänge am Gatterausgang, den Leitungs-
kapazitäten und den Gate-Kapazitäten der angesteuerten Gattereingänge zu-
sammen. Der Laststrom ist in der Abbildung gleich null gesetzt, weil an den
Eingängen eines CMOS-Gatters nur kapazitive Umladeströme fließen und die
Kapazitäten der Gattereingänge in der Lastkapazität C
L
mit berücksichtigt
sind.
Für eine Kapazität gilt, dass sich die Spannung proportional zum Integral
über den Strom verhält:
Z
t
t
0
i
C
() d
1
C
u
C
(t) = u
C
(t
0
) +
(4.10)
Bei einer zeitdiskreten Annäherung verändert sich die Spannung in jedem Zeit-
schritt um einen zum Strom und zur Größe des Zeitschritts t = t
n+1
t
n
