Synthese und Logikoptimierung - Technische Informatik - page 168

c i+1 = g i _ (p i ^c i ) (2.15)

Das Summenbit am Ausgang des Volladdierers ist die EXOR-Verknüpfung
des Eingangsübertrags mit dem Propagate-Signal:

s i = a i b i c i = p i c i (2.16)

Abbildung 2.75 zeigt einen Ripple-Addierer mit den so modifizierten Voll-
addierern. Jeder Volladdierer besteht aus den drei Gattern zur Bildung des
Propagate-, des Generate- und des Summensignals sowie der UND-ODER-
Verknüpfung für die Übertragsweiterleitung und -generierung. Der längste
Pfad verläuft hauptsächlich über die UND-ODER-Verknüpfungen der Über-
tragskette. Durch die Wahl optimaler Gatter und kurzer Verbindungen ent-
lang dieses Pfades lässt sich die Additionszeit mit dieser Schaltungsstruktur
gegenüber der eines Ripple-Addierers ohne schnellen Übertragsdurchlauf etwa
halbieren, ohne dass dafür ein nennenswerter zusätzlicher Schaltungsaufwand
erforderlich ist [39].

s 0 s 1 s 2 s 3

t dex t dex =1 t dcy t dcy =1 t dex t dex =1 t dcy t dcy =1

& ≥ 1 c 1 & ≥ 1 c 2 c 3 c 4 & ≥ 1 & ≥ 1

c 0

p 0 g 0 p 1 g 1 p 2 g 2 p 3 g 3

t dex t dex =1 & =1 & t dex t dex =1 & =1 &

a 0 b 0 a 1 b 1 a 2 b 2 a 3 b 3

l¨angsterPfadf¨urt dex >t dcy Verz¨ogerungderUND-
ODER- ¨ Ubertragslogik

t dcy

t dex Verz¨ogerungeinesEXOR-Gatters

Abb. 2.75. Addierer mit schnellem Übertragsdurchlauf

2.5.4 Hierarchische Addierer

Ein anderes Prinzip zur Verringerung der Verzögerungszeit ist die Umformung
von Ketten in Bäume. Für die Addition ist es dazu erforderlich, die Über-
tragsberechnung in einen Ausdruck aus assoziativen Operatoren umzuformen
(vgl. Abschnitt 2.2.2). Der hierfür vorgestellte Ansatz basiert auf der Defi-
nition der Generate- und der Propagate-Signale als Blocksignale. Das Block-
Propagate-Signal p 0:i sei genau dann »1«, wenn der Eingangsübertrag c 0 über
i+ 1 Bitstellen bis zum Übertrag c i+1 weitergeleitet wird. Es ist praktisch die
UND-Verknüpfung der Propagate-Signale p 0 bis p i :

p 0;i = p i ^p i1 ^:::^p 0