Hardware Reference
In-Depth Information
Aufgabe 2.13
Gegeben ist die VHDL-Beschreibung
signal
a, b, c, y:std_logic;
...
y <= a
xor
b
xor
c;
a) Stellen Sie die Wertetabelle für die Schaltung auf.
b) Entwickeln Sie aus der Wertetabelle das unreduzierte geordnete binäre
Entscheidungsdiagramm für die Abfragereihenfolge a-b-c.
c) Vereinfachen Sie das geordnete binäre Entscheidungsdiagramm durch An-
wendung der Verschmelzungsregel und durch Löschen der Knoten mit
gleichen Nachfolgern.
d) Entwickeln Sie aus dem reduzierten Entscheidungsdiagramm eine mini-
mierte Schaltung.
Aufgabe 2.14
Gegeben ist das binäre Entscheidungsdiagramm in Abb. 2.63.
a) Stellen Sie die Wertetabelle auf.
b) Bilden Sie das Entscheidungsdiagramm durch eine Schaltung nach.
x
0
0
1
x
1
1
x
2
0
1
0
1
0
Abb. 2.63. Binäres Entscheidungsdiagramm zu Aufgabe 2.14
2.4 Zahlendarstellung
Zahlen sind geordnete Mengen darstellbarer Werte, für die die arithmetischen
Grundoperationen - Addition, Subtraktion, Multiplikation und Division - und
die Ordnungsrelationen - Test auf größer, kleiner etc. - definiert sind. Ihre
Codierung in Bitvektoren ist so gewählt, dass die arithmetischen Grundope-
rationen minimalen Schaltungsaufwand erfordern.
