Speichersysteme - Rechneraufbau und Rechnerarchitektur - page 123

zunachst von einem Leseverstarker verstarkt werden ( Sense-Amplifier ,kurz
Sense-Amp). Auch entladt jeder Lesevorgang die Zelle, sodass sie nach dem
Lesen neu beschrieben werden muss. Durch Leckstrome verliert eine Zelle
ferner ihre Ladung nach einer gewissen Zeit, selbst dann, wenn sie nicht aus-
gelesen wird. Daher werden alle Zellen in regelmaßigen Abstanden ausgelesen
und neu beschrieben, der so genannte Refresh .
Mehrere Speicherzellen werden matrixartig als zwei-dimensionales Speicher-
feld organisiert. Ein solches Feld enthalt r Zeilen und c Spalten, wobel r und c
Potenzen von zwei sind. Eine einzelne Speicherzelle wird wie ein Element einer
Matrix mit einer Zeilen- und eine Spaltenangabe adressiert. Diese Adressen
werden nicht gleichzeitig, sondern nacheinander an ein Speicherfeld angelegt.
Weil dafur dieselben Adressleitungen verwendet werden, spricht man von
Adressmultiplexing. Dadurch werden an einem Speicherbaustein min( r, c )
Anschlussleitungen eingespart. Die matrixartige Organisation ist auch des-
halb sehr gunstig, weil sie eine hohe Packungsdichte der Speicherzellen auf
dem Chip erlaubt.
Zum Auslesen einer Zelle wird zunachst eine Zeilenadresse an das Feld ange-
legt 1 ,dieuber einen eins-aus- r -Dekoder ( Zeilendekoder ) eine Zeile auswahlt.
Das Anlegen der Zeilenadresse bewirkt, dass alle Zellen der ausgewahlten
Zeile der Matrix ausgelesen werden. Entsprechend mussen fur das Feld c Le-
severstarker vorhanden sein. Anschließend wird eine Spaltenadresse angelegt,
mit der uber einen eins-aus- c -Dekoder ein Bit aus einem der Leseverstarker
ausgelesen wird. Bei einem schreibenden Zugriff eines Bits muss die entspre-
chende Zeile erst in die Leseverstarker gelesen werden. Dort wird ein Bit
uberschrieben und die Zeile kann in das Feld zuruck geschrieben werden.
Die Struktur eines solchen Feldes ist in Abbildung 7.4 dargestellt.
Um nun in einem Rechnersystem gleichzeitig z.B. 64 Bit aus einem Spei-
cher auszulesen und an den Prozessor zu leiten, werden 64 Felder benotigt
-einesfur jede Datenleitung. Fur einen Speicherchip , also einen Baustein,
der in einem System eingebaut werden kann, ist es nicht moglich, 64 Felder
aufzunehmen und gleichzeitig 64 Bit zur Verfugung zu stellen. Es werden da-
her stets mehrere Speicherchips parallel betrieben, von denen jeder nur einen
Teil zu den 64 Bit beitragt. Wenn ein Speicherchip d Bit beitragt, so sind
64 /d Chips erforderlich. Ublich sind heute d = 4 und d = 8 Datenleitungen
je Speicherchip, also 16 oder acht Chips parallel, um 64 Bit zu liefern. Die
Anzahl der zur Verfugung stehenden Adressen (gewissermaßen die Speicher-
kapazitat je Datenleitung) nennt man Tiefe des Speicherchips. Als Kenngroße
des Speicherchips wird seine Organisationsform als Tiefe

× Anzahl Datenlei-

1 Diese Adresse besteht aus ld r =log 2 r Bit.