Künstliche Intelligenz und Neuroinformatik - Die Geschichte der Rechenautomaten - page 132

3.6.4 Moderne Neurocomputer

takten Chips. Die Herstellung wurde jedoch nach kurzer Zeit
wieder eingestellt.
Erfolgreicher war der seit 1990 bei der Firma Siemens von
einem Team unter der Leitung von U. Ramacher in Zusam-
menarbeit mit der Universität Mannheim entwickelte Neu-
rocomputer Synapse-1. Auf der CeBit-Messe 1994 wurde er
der Öffentlichkeit erstmalig vorgestellt. Der Name stand für
synthesis of neural algorithms on a parallel systolic engine.
Im Einzelnen bestand die Synapse aus vier durch einen
Backplane-Bus verbundene Boards. Der Rechner arbeitete mit
einem Systemtakt von 25 MHz. Die vier Boards umfassten:
• Control Unit Board, zur Kommunikation mit dem Host
und zur Kontrolle des MA16 Prozessors.
• Data Unit Board, mit einem Motorola 68040 Prozessor
für die weniger rechenintensiven Aufgaben.
• Weight Board, mit dem Gewichtsspeicher.
• Prozessor Board, mit einem MA16 Matrix Prozessor.
Das Prozessor-Board der Synapse-1 war aus acht MA16
Prozessoren zusammengesetzt. Die acht MA16 waren in zwei
Zeilen zu je vier Spalten angeordnet. Jede der beiden Zeilen
arbeitete über die Prozessorgrenzen hinweg als systolisches
Array im SIMD-Modus. Ein einzelner MA16 Prozessor war
ein VLSI-Chip, der wiederum aus vier systolisch verketteten
„Processing Modules“ (PM) bestand. Jedes der PMs bestand
aus einer Kette von vier Multiplizierern und drei Addierern,
einem Skalarmultiplizierer, einem Akkumulator und zusätz-
licher Logik für Spezialoperationen und zur Rundung. Die
PMs arbeiteten auf 4 4 Matrizen.
Der Speicher von Synapse-1 war, anders als in herkömm-
lichen Computern, nicht am Stück ansprechbar. Es existierten
vier verschiedene Speicher: W-Speicher, Ya- und Yb-Spei-
cher, Z-Speicher und C-Speicher. Mit Ausnahme des C-
Speichers, in dem auch Tabellen abgelegt werden konnten,
dienten diese Speicher zur Ablage von Matrizen.
Die verschiedenen Speicher spiegelten die Komponenten
eines Neuronalen Netzes wieder. Im W-Speicher wurden
die Gewichte der Neuronen eines Netzes gespeichert. Der
Z-Speicher diente als Hilfsspeicher. Die beiden Y-Speicher-
bänke dienten zur Ablage der Trainings- und Testmuster.
Auf die beiden Bänke konnte gleichzeitig zugegriffen wer-
den, allerdings war es nicht möglich, gleichzeitig lesend und
schreibend auf eine Bank zuzugreifen. Es existierte deshalb
beispielsweise keine Möglichkeit, eine Matrix aus dem Ya-
Speicher in den Yb-Speicher zu kopieren. Der C-Speicher
nahm Funktionstabellen und Indexvektoren auf. Er wurde
im Gegensatz zu den anderen Speichern nicht vom MA16
Prozessor bearbeitet, sondern von einem Motorola 68040
Prozessor.
Bei der Simulation Neuronaler Netze spielt die Rechenge-
nauigkeit eine untergeordnete Rolle. Dieser Umstand wurde
bei der Entwicklung des MA16 Prozessors benutzt, um eine
weitere Steigerung der Rechengeschwindigkeit zu erreichen.
Dieses Ziel wurde durch zwei Vereinfachungen erreicht. Zum

Ab ca. 1990 wurden von verschiedenen Institutionen Neu-
rocomputer entwickelt. Hierbei gab es zwei unterschiedli-
che Konzepte. Zum einen wurden Einsteckboards für PCs
konstruiert. Wesentlich leistungsfähiger waren jedoch die
entwickelten neuen Rechner, die nicht mehr auf dem von
Neumann-Prinzip beruhten.
Die beiden ersten Einsteckboards waren ANZA , welches
1989 von der Hecht-Nielsen Corporation entwickelt wurde
und hardwaremäßig auf einem klassischen Motorola 68020
Chip beruhte sowie SIGMA-1 von der Science Applications
International Corporation.
Der erste kommerziell hergestellte digitale Neurochip war
der Dendros I. Er wurde im Jahre 1989 von der Firma Systo-
nic Systems Beaverton auf den Markt gebracht.

Abb. 3.41 CNAPS-Prozessor

Auf der CeBit 1991 stellte die Firma Adaptive Solutions
unter dem Namen CNAPS -Server ein Vielzweck-Parallel-
rechnersystem für die Simulation Neuronaler Netzwerke
und Bildverarbeitungsaufgaben vor, das auf einem von
Hammerstrom 1990 eingeführten Design beruhte. Der
Name CNAPS war ein Akronym für „ C onnected N etwork
of A daptive P rocessor s “ und in seiner englischen Ausspra-
che gleichzeitig eine Anspielung auf den im Zusammenhang
mit Neuronalen Netzwerken bedeutsamen Begriff Synapse.
Nach damals vom Hersteller getätigten Aussagen hatte der
CNAPS -Rechner bei verschiedenen Netzwerkmodellen ei-
nen 1000fach höheren Durchsatz als ein Cray-2 und war bis
zu 4000mal schneller als eine Sun-SPARC -Station. Herz-
stück des Rechners war der sogenannte CNAPS-1064 Pro-
zessor, der ursprünglich unter dem Namen INOVA N64000
bekannt war ( Abb. 3.41 ). Dieser Prozessor beinhaltete
80 Prozessorknoten, von denen aber nur 64 nutzbar waren.
Die überzähligen Prozessoren erhöhen die Ausbeute an in-