La fonction d’exécution - Architecture des Machines et des Systemes Informatiques - page 162

élimine IRQ7 puisque IRQ5 est en cours de traitement et qu'elle est plus prioritaire.
Il élimine également IRQ4 puisque IRQ3 est plus prioritaire. IRQ3 provoque donc
l'émission d'un signal INTR vers le processeur. Le processeur en accuse réception
en positionnant le bit correspondant dans l'ISR. La procédure de traitement de IRQ5
est interrompue au profit de IRQ3. L'événement Fin Int. marque la fin du traitement
de IRQ3, le bit 3 de ISR est donc remis à 0, ce qui rend éligible les interruptions de
niveaux inférieurs à 5. IRQ5 est terminée, puis IRQ4 en attente est ensuite traitée.
IRQ7 reste en attente.
Ce petit exemple met en évidence la manière de régler les deux dernières ques-
tions posées par la prise en compte d'interruptions (priorité et imbrication). C'est un
mécanisme qui fonctionne sur le mode d'une pile, permettant la suspension d'un
service de plus faible priorité et sa reprise dès que le service de plus haute priorité est
terminé.

7.5 AMÉLIORATION DES PERFORMANCES

Pour améliorer les performances globales d'un ordinateur, différentes approches
sont possibles :
- augmenter la vitesse des microprocesseurs. C'est en général la première approche
qui se traduit par l'augmentation de la fréquence d'horloge. Actuellement on trouve
fréquemment des processeurs à 1,5 GHz voire 3 ou 4 GHz. Cette évolution a
pourtant des limites et dépasser certaines vitesses implique des changements tech-
nologiques importants qui ne sont pas nécessairement simples à mettre en place
surtout dans le cas de production d'ordinateurs pour le grand public;
- travailler sur l'architecture interne du microprocesseur. Dans nos exemples nous
avons choisi une architecture simple à bus interne unique. En fait on peut considé-
rablement améliorer les performances en multipliant le nombre de bus internes.
On trouve fréquemment des microprocesseurs avec deux voire trois bus internes
permettant la parallélisation de certaines parties du chemin de données. La multi-
plication des registres internes peut permettre aussi une amélioration des perfor-
mances. Ce type de considération est à l'origine de la conception des processeurs
RISC en comparaison aux processeurs CISC. Nous examinerons plus en détail
ces questions dans la partie consacrée à la comparaison RISC/CISC ;
- améliorer les performances du bus de communication entre processeur et mémoire
centrale. Ces améliorations portent généralement sur la fréquence du bus et sa
largeur. Cependant augmenter la largeur du bus pour transporter en un seul cycle
une plus grande quantité d'information nécessite une plus grande surface ce qui
est contradictoire avec la miniaturisation nécessaire sur d'autres plans;
- en fait d'autres approches sont possibles. Elles portent principalement sur la
parallélisation de certaines opérations qui consiste à faire plusieurs choses en
même temps. On trouve deux formes de parallélisation : le parallélisme au niveau
des instructions et le parallélisme au niveau des processeurs. Dans le premier cas
on permet l'exécution simultanée de plusieurs instructions machine et l'on exécute