Information Technology Reference
In-Depth Information
Table 5. Fault patterns in Mx-cqca gate
Input vector
Fault free
Fault patterns
123456789 0 1 2
a0
a0
a0
a1
a0
a0
a0
a2
a0
a4
a1
a0
a0
a1
a1
a1
a1
a1
a1
a3
a1
a3
a1
a5
a0
a1
a1
a0
a2
a1
a1
a0
a1
a1
a5
a1
a5
a5
a3
a1
a3
a1
a3
a3
a3
a3
a3
a1
a7
a3
a7
a7
a1
a1
a1
a3
a4
a2
a6
a3
a0
a3
a2
a2
a2
a2
a3
a2
a2
a3
a5
a3
a7
a3
a1
a5
a3
a3
a3
a3
a2
a3
a3
a2
a6
a5
a1
a4
a7
a5
a1
a5
a5
a5
a7
a5
a7
a5
a7
a7
a3
a7
a7
a6
a3
a7
a7
a7
a3
a5
a5
a7
Input vector
Fault free
Fault patterns
13
14
15
16
17
18
19
20
21
22
23
24
a0
a0
a0
a2
a1
a2
a0
a0
a0
a0
a2
a0
a0
a0
a1
a1
a1
a3
a1
a1
a0
a0
a1
a1
a3
a3
a1
a1
a2
a1
a1
a1
a1
a1
a1
a1
a1
a3
a3
a1
a1
a1
a3
a3
a3
a3
a3
a3
a3
a2
a3
a3
a3
a3
a3
a3
a4
a2
a2
a0
a2
a2
a2
a2
a2
a2
a0
a2
a0
a0
a5
a3
a1
a1
a3
a1
a2
a2
a3
a3
a1
a3
a1
a1
a6
a5
a7
a5
a4
a5
a5
a5
a7
a7
a7
a5
a5
a5
a7
a7
a7
a7
a7
a7
a7
a6
a7
a7
a7
a7
a7
a7
QCA and majority logic based synthesis [ 37 , 38 ]. The 13 standard functions
and their mapping based on MX-cqca gate is shown in Table 6 .Thusbased
on Table 6 any three variable Boolean functions can be implemented based on
MX-cqca gate. In Table 6 , the complement of a input variable is used which
can be easily generated using the MX-cqca as shown in Fig. 26 . In order to
design any complex function based on MX-cqca, the input function can be
decomposed into the Boolean network in which every node has atmost three
variables. Next, each node of three variables can be mapped to Mx-cqca gates
based on Table 6 . Finally, as fanout is not allowed in conservative logic, the
nodes having fanout of more than one needs to be identified. At these identified
nodes, MX-cqca gates need to be used to form the copy of the signals which
have fanout of more than one. Figure 26 shows the use of the Mx-cqca gate to
copy a signal (input
o 2 of the MX-cqca gate).
The proposed design methodology can be summarized in the following three
steps:
i 1 is copied to outputs
o 0 and
- Step 1: The input function is decomposed into the Boolean network in which
every node has atmost three variables. This step is similar to the design
methodology proposed in [ 29 ].
 
Search WWH ::




Custom Search