Digital Signal Processing Reference
In-Depth Information
Clock
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
3
CLK
DI DO
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
CLK
DI DO
2
1
2
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
IC20a
DATA-Out
1
e
8
6
3
Ser.Data
2
7486
9 0
45
Figure 7.7 The circuit for the shift register configuration outlined in the text for the calculation of a CRC 16/CCITTT
 
Search WWH ::




Custom Search