Skalare Prozessoren - Moderne Prozessorarchitekturen: Prinzipien und ihre Realisierungen - page 85

den, was mit zwei Einträgen möglich ist: einer für den Fall, dass die vorverarbeitete
Bedingung erfüllt ist und der Sprungbefehl verzweigt und einer für den Fall, dass
die vorverarbeitete Bedingung nicht erfüllt ist und dementsprechend nicht verzweigt
wird. Ob sich die Komplexität eines Befehlsdecoders durch eine solche Vorverarbei-
tung der Bedingungsbits vermindern lässt, ist auf Ebene des logikentwurfs zu klä-
ren. (Zwar wird der Decoder einfacher zu realisieren sein, jedoch muss für die Vor-
verarbeitung zusätzlich ein Schaltnetz, ähnlich dem in Bild 2.11a dargestellten
Decoder, vorgesehen werden.)

Zum Schluss soll die Funktionsweise des in Bild 2.14 dargestellten Befehlsdecoders
erläutert werden, bei dem zur Vermeidung von Redundanzen statt identischer Steu-
ervektoren im eigentlichen Decoder Indizes eingetragen sind, mit denen sich die
einfach gespeicherten Steuervektoren im sog. Nanobefehlsspeicher adressieren las-
sen. So unterscheiden sich arithmetisch-logische Befehle bezüglich der zu generie-
renden Steuersignale nur darin, welche Operationen jeweils ausgeführt werden sol-
len. Deshalb ist in dem hier als Mikrobefehlsspeicher bezeichneten Decoder neben
der jeweils zu bearbeitenden Operation ein wenige Bit breiter Index AL 1 auf den
Nanobefehlsspeicher codiert (Markierungen a und b), in dem alle verbleibenden
Steuersignale enthalten sind.

µPC

a

Decoder
(Mikrobefehlsspeicher)

-
-
Z
¬ Z
Z

0
0
0
0
0

goto
goto
goto
goto
goto

addiere
subtrahiere
-
-
-

AL 1
AL 1
taken
not taken
not taken

add
sub
bcc
bcc
bcc

-
-
=

0
0
0
0
0

0
= 0
≠ 0

Nanobefehlsspeicher

AL 1
not taken
taken

setze...
halte ...
halte ...

verb. AC ...
- ...
- ...

lese
lese
lese

b

ALU AC SP CC PC M 1 M 2 M 3 M 4 M 5 ME

Bild 2.14. Hierarchisch aufgebauter mehrschrittig arbeitender Befehlsdecoder

In derselben Weise können Redundanzen zu bedingten Sprungbefehlen vermindert
werden, so fern keine Vorverarbeitung der codierten Bedingungen und Bedingungs-
bits erfolgt. Zu jedem Sprungbefehl sind dabei wenigstens zwei Einträge, einer mit
dem Index taken und einer mit dem Index not taken , definiert. Die entsprechenden
Steuersignale sind jeweils genau einmal im Nanobefehlsspeicher codiert.