Operationsparallel arbeitende Prozessoren - Moderne Prozessorarchitekturen: Prinzipien und ihre Realisierungen - page 199

• IA-64 (Itanium 2) . Das Befehlsformat des TMS320C62x weist Ähnlichkeiten mit

dem der Prozessorarchitektur IA-64 entsprechend Bild 3.15f auf. In einem 128
Bit breiten Speicherwort sind drei Operationen codiert, die parallel oder sequen-
tiell ausgeführt werden können, und zwar abhängig von einem als Template
bezeichneten Feld, mit dessen Hilfe das Ende jedes Operationspakets definiert ist
(die sog. stops). Zusammengenommen entspricht das Template den Paketbits des
TMS320C62x. Jedoch können von einem Prozessor mit IA-64-Architektur auch
Operationen gleichzeitig ausgeführt werden, die in benachbarten Speicherworten
codiert sind. Daher ist das Maß an maximal erreichbarer Parallelität nicht durch
das zugreifbare Speicherwort begrenzt, sondern implementierungsabhängig ska-
lierbar (siehe hierzu den nachfolgenden Abschnitt).

Die Zuordnung der im Befehl codierten Operationen und der Funktionseinheiten
geschieht i.Allg. durch eine Batterie von Multiplexern. Für die Trace 7/300 ist das
entsprechende Schaltnetz in Bild 3.16 angedeutet. Die im komprimierten Befehl
codierte Operation OP1 wird nur dann an die Funktionseinheit f 1 weitergeleitet,
wenn in der assoziierten Maske nicht festgelegt ist, dass die Funktionseinheit ein
nop ausführen soll (hier willkürlich durch eine Null codiert). Für die nächste Funkti-
onseinheit f 2 gilt, dass sie entweder ein nop verarbeitet, wenn dies in dem entspre-
chenden Maskenbit codiert ist, oder eine der Operationen OP1 bzw. OP2, je nach-
dem, ob OP1 bereits der Funktionseinheit f 1 zugeordnet wurde oder nicht.

In ähnlicher Weise wird mit allen anderen Funktionseinheiten verfahren, wobei mit
jedem zusätzlichen Multiplexer ein zusätzliches Maskenbit berücksichtigt werden
muss. Ein etwas höherer Aufwand ist bei Prozessoren wie dem TM-1300, dem
TMS320C62x oder dem Itanium 2, zu treiben, da die zu verarbeitenden Operations-
pakete an unterschiedlichen Bitpositionen innerhalb eines Speicherworts beginnen
oder die Operationen unterschiedliche Breiten aufweisen können. Der grundsätzli-
che Aufbau einer Schaltung zur Dekompression der Befehle ist hierbei jedoch mit
der in Bild 3.16 dargestellten vergleichbar.

nop

--1

000
110
100

f 7

f 6 010

f 5

nop

-1
00
10

f 4

f 3

nop

1
0

f 2 (OP1)

f 1 (nop)

1
0

Bild 3.16. Mögliche Realisierung des Schaltnetzes zur Zuordnung der Operationen und Funktions-
einheiten in der Trace 7/300 von Multiflow