Operationsparallel arbeitende Prozessoren - Moderne Prozessorarchitekturen: Prinzipien und ihre Realisierungen - page 178

lassen. Die Kommunikation erfolgt über einen 12-dimensionalen Hyperkubus, der
je 4196 Knoten verbindet sowie ein sog. NEWS-Netz (north-east-west-south), das je
16 benachbarte Recheneinheiten miteinander koppelt. Die einzelnen Recheneinhei-
ten arbeiten bitseriell, wobei eine ALU drei 1-Bit-Operanden zu zwei unabhängigen
1-Bit-Ergebnissen beliebig verknüpfen kann. Zwischenergebnisse werden in sog.
Flag-Registern, Variablen in je 4 KBit großen lokalen Speichern gehalten.
Der Nachfolger der CM-1 wurde 1987 mit verbesserter Architektur fertiggestellt.
Der lokale Speicher der CM-2 hat eine Kapazität von je 64 KBit. Außerdem wurde
die Kommunikationsfähigkeit verbessert, und zwar durch Ersetzen des langsamen
NEWS-Netzes durch einen gemeinsamen Speicher, auf den je 16 Recheneinheiten
eines Knotens parallel zugreifen können. Schließlich besitzt die CM-2 eine deutlich
höhere Gleitkommaleistung als die CM-1, da je 32 Recheneinheiten eine Gleitkom-
maeinheit zur Verfügung steht (Coprozessoren der Firma Weitek) [88].
Jüngere Entwicklungen mit assoziativen Recheneinheiten sind z.B. der mit einem
FPGA (field programmable gate array) realisierte ASC (associative computer) der
Kent State University [197]: Die assoziative Rechenmatrix besteht hier aus vier acht
Bit breiten Recheneinheiten, denen jeweils 256 Byte große lokale Speicher zugeord-
net sind. Zur Kommunikation werden 16 globale Register verwendet. Eine Beson-
derheit der Recheneinheiten ist, dass der Aktivierungszustand auf einem speziell
dafür vorgesehenen Stapel gesichert werden kann. Dies ist vorteilhaft für die Bear-
beitung von if-then-else-Konstrukten, da sich die Aktivierungszustände innerhalb
und außerhalb eines bedingt auszuführenden Blocks voneinander unterscheiden
können. So ist es möglich, beim Verlassen eines Blocks den zuvor gespeicherten
Aktivierungszustand auf einfache Weise wieder herzustellen.
Ebenfalls an der Kent State University ist der MASC konzipiert worden, der die
besondere Eigenschaft hat, mehrere Operationsströme parallel bearbeiten zu kön-
nen. Er verfügt hierzu über eine skalierbare Anzahl von Rechenmatrizen, die sich
über speziell dafür vorgesehene Fork - und Join-Abweisungen an unterschiedliche
Operationsströme koppeln lassen [150].
In der bisher beschriebenen Form sind assoziative Rechenmatrizen nur zur Lösung
spezieller Aufgaben geeignet, nämlich solcher, bei denen eine einzelne Berechnung
auf vielen Daten ausgeführt werden muss (siehe Beispiel 3.2). Für allgemeine
Anwendungen sind Feldrechner jedoch ungeeignet, weshalb es naheliegend ist,
assoziative Rechenmatrizen nur zur Ergänzung herkömmlicher Prozessoren zu ver-
wenden. So verfügt der MiMagic 6 von NeoMagic z.B. neben dem Prozessorkern
ARM926EJ über eine sog. APA-Einheit (accosiative processing array) [131]. Sie
besteht aus 512 jeweils bitseriell arbeitenden Recheneinheiten, mit denen Daten aus
160 Bit breiten lokalen Speichern verarbeitbar sind.
Zur Kommunikation lassen sich Inhalte der lokalen Speicher benachbarter Rechen-
einheiten transferieren (z.B. vertauschen). Des Weiteren ist es möglich, den Aktivie-
rungszustand über Shift-Operationen von einer Recheneinheit zur nächsten weiter-
zureichen. Der Austausch von Daten zwischen den lokalen Speichern und dem
Hauptspeicher geschieht mit Hilfe eines DMA-Controllers, der parallel zu den
Recheneinheiten arbeitet, sie jedoch nicht behindert [132]. Neben der hohen