Operationsparallel arbeitende Prozessoren - Moderne Prozessorarchitekturen: Prinzipien und ihre Realisierungen - page 176

nisse miteinander verknüpft werden. Die ermittelten Wahrheitswerte können
schließlich benutzt werden, um durch Ausführung einer einzelnen Operation die
Menge der aktiven Recheneinheiten einzuschränken. Da dies einer Assoziation von
Rechenelementen mit dem nachfolgend zu bearbeitenden Operationsstrom ent-
spricht, wird hier von sog. assoziativen Rechenmatrizen ( associative computing
array , ACA ) gesprochen, die ein wesentlicher Bestandteil des Datenwerks eines
Feldrechners sind.

Sobald festgelegt ist, welche Recheneinheiten aktiv und welche inaktiv sein sollen,
beginnt die Bearbeitung des problemlösenden Operationsstroms. Hierbei kann es
vorkommen, dass einzelne zunächst aktive oder inaktive Recheneinheiten deakti-
viert bzw. aktiviert werden müssen, was genau wie zum Anfang der Verarbeitung
eines Programms durch Ermittlung eines Wahrheitswerts, der den Aktivierungssta-
ties der einzelnen Recheneinheiten zugewiesen wird, geschieht. Um dies auch für
inaktive Recheneinheiten zu ermöglichen, lassen sich Operationen als unbedingt
ausführbar, also vom Aktivierungszustand unabhängig, kennzeichnen. - Für die
Kommunikation zwischen den Recheneinheiten wird i.Allg. entweder ein gemein-
samer globaler Speicher oder, was häufiger ist, ein Kommunikationsnetz verwendet,
das z.B. benachbarte Einheiten der assoziativen Rechenmatrix jeweils miteinander
verbindet. Ebenfalls gebräuchlich ist die Anordnung der Recheneinheiten in einem
sog. Hyperkubus ( hypercube ), also einem mehrdimensionalen Würfel [165].
In Bild 3.3 ist links dargestellt, wie sich eine assoziative Rechenmatrix prinzipiell
realisieren lässt. Damit die einzelnen Operationen von allen aktiven
Recheneinheiten PE 1 bis PE N gleichzeitig ausgeführt werden können, verteilt man
den Operationscode zunächst über die mit a markierte Verbindung. Für Operanden
und Ergebnisse wird ggf. auf die lokalen Speicher zugegriffen, die hierzu mit den im
Befehl codierten Adressen parallel anzusteuern sind (b). Alternativ kann ein Ope-
rand auch über das Kommunikationsnetz gelesen werden, welches je zwei benach-
barte Recheneinheiten miteinander verbindet (c).
Für die Kommunikation mit dem Gesamtsystem sind zwei alternative Schnittstellen
vorgesehen: (1.) können die einzelnen Recheneinheiten über die mit d markierte
Verbindung einen gemeinsamen globalen Speicher ansprechen, der insbesondere
auch durch den die Rechenmatrix enthaltenden Prozessor adressierbar ist, und (2.)
ist es möglich über die mit e markierte Verbindung Inhalte aus dem Hauptspeicher
des Systems mit Inhalten in einzelnen oder mehreren lokalen Speichern auszutau-
schen, und zwar oft vom Prozessor unabhängig mit Hilfe eines sog. DMA-Control-
lers 1 ( direct memory access controller [46, 98, 47]).
Der prinzipielle Aufbau einer einzelnen Recheneinheit ist in Bild 3.3 rechts darge-
stellt. Die ALU kann jeweils Operanden aus dem lokalen Speicher und alternativ

1. Ein DMA-Controller ist eine auf Datenübertragung spezialisierte Einheit, die ohne Mithilfe des

Prozessors autonom auf Peripherie und Speicher zugereifen kann. Für die Adressierung verfügt
er über eine eigene Adressgenerierungseinheit, von der insbesondere auch das Ende eines
Blocktransfers erkannt wird. Ein DMA-Controller transportiert Daten i.Allg. schneller als ein
Prozessor. Außerdem agiert er normalerweise parallel zum Prozessor, wodurch ebenfalls
Rechenzeit gespart wird. DMA-Controller werden in dieser Arbeit nicht weiter beschrieben.