Skalare Prozessoren - Moderne Prozessorarchitekturen: Prinzipien und ihre Realisierungen - page 167

kriptor dient der Adressierung der hierarchisch untergeordneten Seitentabelle (b),
wobei man als Index die Seitennummer nutzt, die Teil der virtuellen Adresse ist. Der
auf diese Weise ermittelte Deskriptor (c) lässt sich schließlich für den Hauptspei-
cherzugriff verwenden, wobei die reale Adresse durch Konkatenation der Rahmen-
nummer und der in der virtuellen Adresse codierten Bytenummer erzeugt wird (d).

virtuelle Adresse

Seitennr. Bytenr.

s o

Basis

Seitentabelle

Attrib. Rahmennr.

a

b

r

Rahmennr. Bytenr.

reale Adresse

Bild 2.67. Einstufige Seitenverwaltung des Hauptspeichers. Jeder virtuellen Seitennummer ist ein
Speicherbereich fester Größe zugeordnet

Die mehrstufige Verwaltung des Hauptspeichers hat Vorteile: So müssen neben der
Verzeichnistabelle maximal die tatsächlich benötigten Seitentabellen im Hauptspei-
cher gehalten werden, wodurch sich Speicherplatz einsparen lässt. Zugriffe auf nicht
vorhandene Seitentabellen sind jeweils erkennbar, indem in den Attributen der Ver-
zeichnistabelle zu jedem Seitentabellendeskriptor codiert ist, ob die jeweilige Tabel-
lenbasis der untergeordneten Seitentabelle definiert oder nicht definiert ist. Als ein
weiterer Vorteil lässt sich anführen, dass die Änderung von Attributen einer logi-
schen Einheit, die mehrere Seiten umfasst, nicht notwendigerweise in allen betroffe-
nen Deskriptoren der Seitentabellen durchgeführt werden muss, sondern ebenso gut
in den übergeordneten Seitentabellendeskriptoren des Seitenverzeichnisses 1 . Natür-
lich setzt dies voraus, dass ein gesetztes Attribut in einem Seitentabellendeskriptor
ein gelöschtes Attribut in den Deskriptoren der Seitentabellen überdeckt.
Damit nicht bei jeder Adressumsetzung auf die im Hauptspeicher befindliche Ver-
zeichnis- und Seitentabelle zugegriffen werden muss, ist normalerweise ein Des-
kriptorcache vorhanden. Beim ersten Ansprechen der Seite wird die Adresse her-
kömmlich umgewandelt, d.h., indem die hierarchisch gegliederten Tabellen im
Hauptspeicher nacheinander adressiert und ausgewertet werden ( table walk ). Sobald
die Rahmennummer bekannt ist, wird im Deskriptorcache ein Eintrag erzeugt, der
die Verzeichnis- und Seitennummer der virtuellen Adresse mit der Rahmennummer
der realen Adresse assoziiert. So ist es möglich, alle folgenden Zugriffe auf dieselbe
Seite mit der geringen Durchlaufverzögerung des Deskriptorcaches umzusetzen.

1. Eine weitere Vereinfachung ergibt sich, wenn einer Seiten- eine Segmentverwaltung vorge-
schaltet ist. So müssen bei einer Attributänderung für eine logisch zusammenhängende Einheit
nicht mehrere Seitentabellendeskriptoren geändert werden, sondern nur ein Segmentdeskriptor.
Die kombinierte Verwaltung des Speichers in Segmenten und Seiten ist z.B. im Pentium 4 von
Intel [80] oder im Athlon64 von AMD [3] realisiert.