Skalare Prozessoren - Moderne Prozessorarchitekturen: Prinzipien und ihre Realisierungen - page 149

Caches zugeordnet werden, ist durch die Organisationsform festgelegt. Von den vie-
len möglichen Varianten haben sich drei prinzipielle Organisationsformen durchge-
setzt: der vollassoziative, der direkt zuordnende und der n-fach assoziative Cache.
Sie unterscheiden sich deutlich in ihrer Komplexität und Flexibilität (d.h. an wie
vielen unterschiedlichen Positionen ein bestimmter Eintrag aus dem Hauptspeicher
im Cache zwischenspeicherbar ist). Nachfolgend werden Caches entsprechend die-
ser drei Organisationsformen beschrieben. Es finden 32 Bit breite Adressen Verwen-
dung, mit denen als kleinste Einheit ein Byte adressiert wird. Zur besseren Ver-
gleichbarkeit besitzen alle nachfolgend dargestellten Caches eine Kapazität von 64
Zeilen (lines) zu je acht Byte.
Vollassoziativer Cache (full associative cache). Beim vollassoziativen Cache lässt
sich ein Block aus dem Hauptspeicher in jedem Eintrag des Caches zwischenspei-
chern. Eine entsprechende Struktur ist in Bild 2.59 dargestellt. Bei einem Zugriff
werden die oberen 29 Bit der Hauptspeicheradresse mit allen im Cache gespeicher-
ten sog. Tags verglichen. Wird ein passender Eintrag gefunden, der zusätzlich durch
V ( valid ) gleich Eins als gültig gekennzeichnet sein muss, übernimmt die diesem
Eintrag zugeordnete Zeile (line) für den aktuellen Zugriff die Funktion des Haupt-
speichers. Die Position der adressierten Einheit innerhalb der Zeile wird durch den
mit b markierten Multiplexer ausgewählt, der hierzu den in den unteren Bits der
Adresse enthaltenen Byteindex (c) und ein vom Prozessor generiertes Signal in dem
die Breite des Zugriffs codiert ist (d), auswertet. Es sei angemerkt, dass im Bild
nicht die für Schreiboperationen erforderlichen Steuersignale dargestellt sind. Falls
Bytezugriffe erlaubt sein sollen, ist pro Byte ein Steuersignal notwendig.

31 0

Adresse Ta g Width

d

c

29 3 2

≡
≡

Ta g V Line

0
1

≡

63

...

8 8 8 8 8 8 8 8

a

OR

AND

b

8, 16, 32, 64

Hit Data

Bild 2.59. Struktur eines vollassoziativen Caches mit 64 Zeilen (lines) zu je acht Byte (in Anleh-
nung an [46])

Das Signal Hit zeigt einen erfolgreichen Zugriff auf den Cache an. Es wird durch
Oder-Verknüpfung der Vergleichsergebnisse und anschließender Und-Verknüpfung
mit dem Valid-Bit des ausgewählten Eintrags generiert. Ein deaktives Hit-Signal
zeigt an, dass sich bei einem Zugriff kein passender Eintrag im Cache identifizieren
ließ. In einem solchen als Cache-Miss bezeichneten Fall muss der Zugriff direkt auf