Hardware Reference
In-Depth Information
signal
T, Tx, Tx_del, Tx_del2 :std_logic;
signal
x, x_del:std_logic_vector(...);
...
process
(T)
begin
if
rising_edge(T)
then
x_del <= x;
if
Tx='1'
then
Tx_del <=
'1'
;
else
Tx_del <=
'0'
;
end if
;
Tx_del2 <= Tx_del;
end if
;
end process
;
G <= 'X'
after
th, Tx_del
xor
Tx_del2
after
td ;
nachfolgende
b)
Schaltung
Schnittstellenschaltung
x
'
x
f(...)
=1
G
T
x
'
T
x
T
x
”
T
a)
Abb. 1.62. a) VHDL-Beschreibung der asynchronen parallelen Schnittstellenschal-
tung aus Abb. 1.61 b) typische Schaltungseinbindung
EXOR-Verknüpfung eine Register-Transfer-Funktion bildet (Abb. 1.62 b). In
diesem Fall kann das Gültigkeitssignal G auch ohne die in Abb. 1.62 a grau
unterlegten Beschreibungsbestandteile für das Zeitverhalten simuliert werden.
1.5.5 Zusammenfassung und Übungsaufgaben
Die Eingabedaten einer digitalen Schaltung verhalten sich asynchron zum
Schaltungstakt. Sie müssen vor ihrer Verarbeitung mit Registern abgetas-
tet und bei mechanischen Eingabeelementen zusätzlich entprellt werden. Zum
Entprellen muss die Abtastperiode größer als die maximale Prelldauer und
kleiner als die minimale Betätigungsdauer sein. Auch asynchrone Initialisie-
rungssignale sind, bevor sie auf die Initialisierungseingänge der Register ge-
führt werden dürfen, abzutasten. Zur Übernahme asynchroner Daten von einer
anderen Schaltung sind die empfangenen Daten gleichfalls zuerst abzutasten.
Die Gültigkeit der empfangenen Daten wird rückwirkend aus den Abtastwer-
ten bestimmt.
Aufgabe 1.17
Für ein Gerät mit zwei mechanischen Tasten mit einer maximalen Prelldauer
von t
Pr
= 20 ms und einer Betätigungsdauer größer 0,2s ist eine Eingabeschal-
tung zu entwickeln, die beim Drücken von genau einer Taste i ein Ausgabe-
signal y
i
erzeugt, das an der aktiven Taktflanke ausgerichtet und bei jeder
Tastenbetätigung genau einen Takt lang »1« ist. Die Tasten-Eingabesignale
seien low-aktiv (gedrückt »0«, nicht gedrückt »1«).
a) In welchem Bereich muss die Taktfrequenz der Schaltung liegen?
