Hardware Reference
In-Depth Information
warning,
-- Warnung
error,
-- Fehler
failure);
-- schwerer Fehler/Simulationsabbruch
Ohne Assert-Klausel wird die Report-Anweisung immer ausgeführt, ohne
Severity-Klausel erhält die Ausgabe die Fehlerschwere note.
Abbildung 1.47 zeigt eine Verhaltensbeschreibung für einen Register-
Abtastprozess. Die Typangabe tTyp steht für einen beliebigen Typ mit einem
Pseudo-Wert für ungültig, z.B. std_logic oder std_logic_vector. In
der Weckliste darf nur der Takt stehen (Zeile 6). Bei einer steigenden Takt-
flanke (Zeile 8) wird, wenn die Vorhaltebedingung erfüllt ist (Zeile 9), an
die Ausgabe nach der Haltezeit der Pseudo-Wert »ungültig« und nach der
Verzögerungszeit der aktuelle Eingabewert zugewiesen (Zeile 10). Die Nach-
haltebedingung kann nur rückwirkend kontrolliert werden. Der Prozess wird
für die Nachhaltezeit schlafen gelegt (Zeile 11). Wenn sich während dieser
Zeit die Eingabe verändert hat, wird die Ausgabe auf ungültig gesetzt und
eine Warnung ausgegeben (Zeile 12 bis 14). Wenn bereits die Vorhaltebedin-
gung verletzt war, wird gleichfalls die Ausgabe auf ungültig gesetzt und eine
Warnung ausgegeben (Zeile 16 bis 19).
1:
entity
Register
is
2:
generic
(ts, tn, thr, tdr:delay_length);
3:
port
( T: instd_logic;
4: x:
in tTyp
; y:
out tTyp
);
5:
end entity
;
...
6:
process
(T)
7:
begin
8:
if
rising_edge(T)
then
9:
if
x'last_event>ts
then
10: x_del <=
ungültig after
thr, x
after
tdr;
11:
wait for
tn;
12:
if
x'last_event<tn
then
13: x_del <=
ungültig
;
14:
report
"Nachhaltebedingung verletzt"
severity
warning;
15:
end if
;
16:
else
17: x_del <=
ungültig after
thr;
18:
report
"Vorhaltebedingung verletzt"
severity
warning;
19:
end if
;
20:
end if
;
21:
end process
;
t
s
,t
n
t
hr
,t
dr
tTyp tTyp
x
'
x
T
T
t
s
t
n
t
s
t
n
w
1
w
2
x
x
'
w
0
w
1
w
2
t
hr
t
dr
Signale:
T
Takt
abzutastendesSignal
x
x
' (xdel)abgetastetes
Signal
Registerparameter:
t
s
Vorhaltezeit
Nachhaltezeit
Haltezeit
Verz¨ogerungszeit
t
n
t
hr
t
dr
tTyp
TypdesDatensignal
w
i
Signalwert
Abtastfenster
Wertung¨ultig
Abb. 1.47. Verhaltensmodell für ein Register
