Hardware Reference
In-Depth Information
rechnungsflusses und die Akkumulation der Produkte nach der Multiplikation
erhalten gleichfalls je eine eigene Pipeline-Phase. Das Zwischenergebnis des
Entwurfsprozesses ist die 4-stufige Verarbeitungs-Pipeline in Abb. 5.5. In der
ersten Pipeline-Phase »AR« (Adressrechnung) werden die Adressen weiterge-
schaltet. In der zweiten Phase »OF« (operand fetch) werden der Datenwert
und der Koe
zient gelesen. In der nächsten Phase »Mult« (Multiplikation)
wird multipliziert und in der letzten Phase »Add« (Addition) werden die
Produkte aufsummiert.
5.2.2 Der gesamte Operationsablauf
Nach der Skizzierung der Kernoperation ist der Operationsablauf zu präzisie-
ren. Nach der Initialisierung der Adressregister sind die ersten M 1 Einga-
bewerte x
0
bis x
M2
in den Datenspeicher zu schreiben. Mit dem Schreiben
des Eingabewertes x
M1
beginnt die Berechnung des ersten Ausgabewertes.
Dieser Wert wird gleichzeitig in das Datenregister »xDat« und der zugehörige
Koe
zient c
0
in das Koe
zientenregister »cDat« übernommen. Im nächs-
ten Schritt wird das Produkt des ersten Koe
zient-Wert-Paares gebildet und
gleichzeitig das zweite Koe
zient-Wert-Paar aus den Blockspeichern gelesen.
Danach wird das erste Produkt in das Akkumulatorregister übernommen,
das zweite Produkt gebildet und das nächste Koe
zient-Wert-Paar aus dem
Speicher gelesen etc. (Abb. 5.6). Die Koe
zientenadresse zählt immer zyklisch
weiter. Die Daten stehen in absteigender Reihenfolge im Speicher und die Da-
tenadresse zählt außer im letzten Schritt eines jeden Zyklus vorwärts. Nach
dem letzten Schritt bleibt die Datenadresse unverändert und der älteste Wert
wird mit dem neusten Wert überschrieben. Nach dem Startzyklus steht im-
mer, während der Koe
zient »c2« gelesen wird (»cAdr=2«), ein abholbereites
Ergebnis im Akkumulator.
cAdr
1
2
3
0 1 2 3
0 1 2 3 0
3 2 0 1 2
1
3
3
0
1
2
2
xAdr
W(x
0
)W(x
1
)W(x
2
)W(x
3
)
R(x
2
)R(x
1
)R(x
0
) W(x
5
)
c
0
c
1
c
2
W(x
4
)R(x
3
)R(x
2
)R(x
1
)
c
3
c
0
c
1
c
2
x
0
x
4
x
3
x
2
c
3
·
x
0
c
0
·
x
4
c
1
·
x
3
P
2
...
y
0
c
0
·
x
4
Normalzyklus
xRAM
c
3
cDat
xDat
x
3
x
2
x
1
x
1
c
0
·
x
3
c
1
·
x
2
c
2
·
x
1
c
2
·
x
2
Prod
Akku
P
1
...
P
1
...
c
0
·
x
3
Zustand Init
Startzyklus
Normal...
Register
cAdrKoe
zientenadressreg.
Datenadressregister
Blockspeicher
cROM
xRAM
Speicheroperationen
Speichern
Lesen
Datenregister
Produktreg.
AkkuAkku.-Reg.
xDat
Prod
Koe
zientenspeicher
Datenspeicher
W(...)
xAdr
cDatKoe
zientenregister
R(...)
Abb. 5.6. Beispielablauf der FIR-Operation für M = 4
Bearbeitungsstand: Halbformale Beschreibung der Blockspeicher-Pipe-
line-Struktur und des Operationsablaufs, aus denen in den weiteren
Entwurfsschritten das Simulationsmodell zu entwickeln ist.
