Hardware Reference
In-Depth Information
gleichzeitiges Beschreiben derselben Zelle mit unterschiedlichen Werten inva-
lidiert den gespeicherten Inhalt und ist nach Möglichkeit durch eine geeig-
nete Ansteuerschaltung auszuschließen. Eine typische Anwendung für Mehr-
portspeicher ist die Kopplung von Rechnern.
Synthesebeschreibungen mit 1-Port- und Mehrportspeichern
Abbildung 4.68 a zeigt noch einmal die synthesefähige Beschreibung für den
1-Port-Speicher aus Abb. 3.26 in Abschnitt 3.4.3. Wenn das Schreibsignal
aktiv ist, wird das adressierte Feldelement beschrieben. Sonst, wenn das Le-
sesignal aktiv ist, wird der Wert des adressierten Feldelements gelesen. Für
beide Operationen steht maximal die Dauer einer Taktperiode zur Verfügung.
signal
RAM
is
tRAM(
0
to
2
**a'length-
1
);
signal
T, W, E:std_logic;
signal
x, y: tDaten;
signal
a: tAdresse;
...
process
(T)
begin
if
rising_edge(T)
then
if
W=
'1'
and
E=
'1'
then
RAM(Int(a)) <= x;
elsif
E=
'1'
then
y <= RAM(Int(a));
end if
;
end if
;
end process
;
t
s
t
h
,t
d
x
a
x
a
w
RAM
y
x
y
E
W
&
E
T
&
b)
Schreiben
LesenPause
T
1
0
x
a
1
0
1
0
W
E
y
t
s
t
h
t
d
a)
c)
Abb. 4.68. Synthesebeschreibung eines 1-Port-Speichers a) VHDL-Beschrei-
bung b) erforderliche Beschaltung der Kernfunktion c) Ansteuerung
Abbildung 4.68b zeigt die zugehörige Beschaltung der Kernfunktion. Die
Adress-, Steuer- und Eingabedatensignale müssen, damit der gesamte Block-
speicher nach außen laufzeitrobust ist, abgetastet auf die Kernfunktion ge-
führt werden. Ein nachgeschaltetes Ausgabe-Latch lässt die Lesewerte bei
einem Lesezugriff passieren und hält die Ausgabe während der Schreibzugriffe
konstant. Die internen Verzögerungszeiten sind so laufzeitkritisch, dass der
Speicher gemeinsam mit seiner Schnittstelle von der Synthese nur als fertig
vorentworfener und verdrahteter Block verwendet werden kann. Die Vorhalte-
und die Nachhaltezeiten zur aktiven Taktflanke für die Adresse, die Eingabe-
daten und die Steuersignale sind die des eingangsseitigen Abtastregisters und
damit sehr klein. Die Haltezeit t
h
und die Verzögerungszeit t
d
eines Lesezu-
griffs sind etwas größer als die der Speicherkernfunktion und damit sehr groß
(Abb. 4.68 c).
