Hardware Reference
In-Depth Information
dem Nachteil, dass die Daten in einem Zeitabstand von wenigen Millisekunden
aufgefrischt werden müssen, überwiegt (siehe später Abschnitt 4.4.4).
4.3.2 RS-Flipflop
Eine statische Speicherzelle besteht aus einer bistabilen Logikschaltung. Die
Grundschaltung ist ein Ring aus zwei Invertern (Abb. 4.44a). Im Zustand
y = 0 ist der Eingabewert des ersten Inverters »0« und der Eingabewert
des zweiten Inverters »1«. Beide Inverter halten sich gegenseitig in diesem
Zustand. Dasselbe gilt für den Zustand y = 1, nur mit den umgekehrten
Signalwerten. Der gespeicherte Wert bleibt solange erhalten, bis ein neuer
Wert eingestellt oder die Versorgungsspannung abgeschaltet wird.
t
d1
t
d2
¯y
¯y
y
¯y
&
&
≥
1
≥
1
¯
R
¯
S
y
S
R
y
a) b)
f)
S
RS y
Speichern
R
S
R
y
¯y
R
0
0
1
1
0
1
0
1
t
d1
t
d2
t
d1
t
d1
t
d1
1
0
Vermeiden
S
¯y
t
d2
t
d2
t
d2
c)
d) e)
y
Abb. 4.44. a) Bistabiler Inverterring b) Erweiterung zum NOR-RS-Flipflop c)
Ansteuertabelle d) Schaltsymbol e) Signalverläufe f) NAND-RS-Flipflop
Zur Änderung ihres Zustands benötigt eine Speicherzelle Eingänge. In
Abb. 4.44 b sind die beiden Inverter durch NOR-Gatter ersetzt. Die beiden
Eingänge werden mit S (
eset, Rücksetzen) bezeichnet.
Die Tabelle in Abb. 4.44 c zeigt die Betriebsarten, Abb. 4.44d das Symbol und
Abb. 4.44 e Beispielsignalverläufe an den Anschlüssen eines RS-Flipflops. Eine
»1« am Setzeingang bewirkt nach einer Verzögerung t
d1
am invertierten Aus-
gang eine »0« und nach einer weiteren Verzögerung t
d2
am nicht invertierten
Ausgang eine »1«. Eine »1« am Rücksetzeingang bewirkt nach einer Verzöge-
rung t
d2
am direkten Ausgang eine »0« und nach einer weiteren Verzögerung
t
d1
am invertierten Ausgang eine »1«. Mit einer »0« an beiden Eingängen
wird der zuletzt übernommene Wert gespeichert. Eine »1« an beiden Eingän-
gen ist zu vermeiden, weil dann der direkte und der negierte Ausgang »0«
sind, ein Zustand, der nicht gespeichert werden kann. Abbildung 4.44 f zeigt
eine ähnliche Schaltung mit NAND-Gattern. Nur sind hier der Setz- und der
Rücksetzeingang low-aktiv.
Ein RS-Flipflop ist laufzeitempfindlich. Zu kurze Setz- und Rücksetzimpul-
se, ein ungültiger Wert am Setzeingang im zurückgesetzten Zustand oder ein
s
et, Setzen) und R (
r
