Hardware Reference
In-Depth Information
Simulation - erfordert jedoch einen um Zehnerpotenzen geringeren Rechen-
aufwand. Die Parameter der Simulationsmodelle werden zu einem Teil mit
Experimenten an Teststrukturen, zum Teil mit elektrischen Simulationen und
zum überwiegenden Teil aus der Schaltungsgeometrie bestimmt. Damit sind
diese Simulationen erst nach Abschluss des geometrischen Entwurfs quasi als
Endkontrolle möglich. Weitere wesentliche Aussagen waren:
• Auch auf der Transistorebene kann ein Simulationsmodell entweder so ge-
schrieben werden, dass es nur Richtwerte für die Zeitverläufe bestimmt,
oder so, dass es auch die Gültigkeitsinformationen mitberechnet.
• Die Zeitparameter für Gatterschaltungen werden aus den Zeitparametern
der Simulationsmodelle der Transistorschaltungen abgeschätzt.
• Die Modelle für die Abschätzung der Verzögerungszeiten dienen auch zur
Gatteroptimierung (Stichworte: Festlegung der Transistorbreiten und Puf-
fer).
Weiterführende und ergänzende Literatur siehe [30, 39].
Aufgabe 4.6
In dem NAND4-Gatter aus Abb. 4.41 ist die relative Transistorbreite der
NMOS-Transistoren b
N
= 2. Wie groß ist die relative Transistorbreite der
PMOS-Transistoren zu wählen, damit die maximale Einschaltzeit gleich der
maximalen Ausschaltzeit ist?
U
V
x
0
x
1
x
2
x
3
y
x
0
x
1
C
L
x
2
x
3
Abb. 4.41. Schaltung zu Aufgabe 4.6
Aufgabe 4.7
Für die beiden Ringinverter in Abb. 4.42, die alle beide aus den NAND4-
Gattern aus Aufgabe 4.6 aufgebaut sind, wurde jeweils die Schwingungsperi-
ode gemessen. Wie groß sind die Grundverzögerung
A
und die lastabhängige
Verzögerung
L
, wenn die leitungsabhängige Verzögerung vernachlässigt wer-
den kann?
