Hardware Reference
In-Depth Information
constant
resolution_table:stdlogic_table:=(
---------------------------------------------------------
-- U X 0 1 Z W L H - | |
---------------------------------------------------------
( 'U', 'U', 'U', 'U', 'U', 'U', 'U', 'U', 'U' ), -- | U |
( 'U', 'X', 'X', 'X', 'X', 'X', 'X', 'X', 'X' ), -- | X |
( 'U', 'X', '0', 'X', '0', '0', '0', '0', 'X' ), -- | 0 |
( 'U', 'X', 'X', '1', '1', '1', '1', '1', 'X' ), -- | 1 |
( 'U', 'X', '0', '1', 'Z', 'W', 'L', 'H', 'X' ), -- | Z |
( 'U', 'X', '0', '1', 'W', 'W', 'W', 'W', 'X' ), -- | W |
( 'U', 'X', '0', '1', 'L', 'W', 'L', 'W', 'X' ), -- | L |
( 'U', 'X', '0', '1', 'H', 'W', 'W', 'H', 'X' ), -- | H |
( 'U', 'X', 'X', 'X', 'X', 'X', 'X', 'X', 'X' ) -- | - |);
Abb. 4.14. Komplette Zusammenfassungstabelle für std_ulogic-Werte (aus dem
Package ieee.std_logic_1164.vhd)
Abbildung 4.15 zeigt ein Beispielgatter. Das PMOS-Netzwerk ist durch
ein Pull-Up-Element ersetzt. Das NMOS-Netzwerk besteht aus zwei parallel
geschalteten Transistoren, die eine ODER-Verknüpfung bilden. Ist einer der
Transistoren im NMOS-Netzwerk eingeschaltet, zieht er den Gatterausgang
auf »0«. Sonst setzt sich der schwache Wert des Pull-Up-Widerstands durch.
Die nachfolgenden Gatter unterscheiden nicht zwischen schwachen und starken
Signalwerten. Die Gesamtschaltung realisiert eine NOR-Verknüpfung.
U
V
H
x
2
x
1
f
n
y
y
n
y
H
y
n
00
0
H
H
H
H
Z
H(1)
y
0
1
1
1
1
0
0
0
0
0
0
y
n
x
1
∨
x
2
1
0
x
1
x
2
1
1
0
Abb. 4.15. NOR-Gatter mit Pull-Up-Widerstand
Ein Pull-Up-Widerstand hat den Nachteil, dass bei der Ausgabe einer
»0« auch dann ein Strom fließt, wenn kein Schaltvorgang stattfindet. Eine
Alternative ist eine kleine aufgeladene Kapazität. In Abb. 4.16 wird die Last-
kapazität C
L
des Gatters vor der Auswertung des Ausgabesignals mit einer
kurzzeitigen »0« auf der Taktleitung aufgeladen. Wenn das NMOS-Netzwerk
in der Auswertephase sperrt, bleibt der Ausgabewert »1«. Sonst entlädt sich
die Lastkapazität und der Ausgabewert wechselt auf »0«.
