Modellbildung und Simulation - Technische Informatik - page 18

( (1) - definiert im Package std.standard; (2) - die Elemente sind druckbare
Zeichen; (3) - die Elemente sind symbolische Konstanten; (4) - definiert im
Package ieee.std_logic_1164; 'U' - nicht initialisiert; 'X' - unbestimmt,
'Z' inaktiv/hochohmig; 'W', 'L', 'H' - schwache, von einer normalen Quelle
überschreibbare Werte; '-' - beliebig). Die Datentypen bit und std_logic
stellen die beiden zu unterscheidenden Logikwerte als druckbare Zeichen dar.
Im Weiteren gilt die Zuordnung, dass kleine Werte durch das Zeichen »0« und
große Werte durch das Zeichen »1« dargestellt werden. Der Typ std_logic
kann zusätzlich zu »0« und »1« auch eine Reihe von Pseudo-Werten darstellen,
die alle bei der Simulation eine spezielle Bedeutung haben. Der Pseudo-Wert
für ungültig ist »X«. Der Typ boolean stellt binäre Informationen mit den
symbolischen Wahrheitswerten false und true dar.
Halbformale Beschreibungen (Datenblätter etc.) verwenden statt »0« und
»1« oft die Bezeichnungen »inaktiv« und »aktiv«. Diese Bezeichnungen be-
ziehen sich auf die Funktion eines Signals. Es gibt z.B. Freigabesignale für
Treiber, Initialisierungssignale für Register und Schreib- und Lesesignale für
Blockspeicher. Aktiv bedeutet, dass die zugeordnete Funktion ausgeführt
wird, und inaktiv, dass sie nicht ausgeführt wird. Ein aktives Schreibsignal
bewirkt einen Schreibvorgang, ein aktives Lesesignal einen Lesevorgang. Der
aktive Signalwert, der die Funktion auslöst, kann dabei entweder »groß« oder
»klein« sein. Ist der aktive Signalwert der große Wert, spricht man von einem
high-aktiven und sonst von einem low-aktiven Signal.

Bitvektoren

Größere Informationseinheiten werden in einer digitalen Schaltung mit meh-
reren Bits dargestellt. Eine Information aus n Bits erlaubt es, bis zu

N 2 n (1.1)

Werte zu unterscheiden (Abb. 1.14 a). Umgekehrt verlangt die Unterscheidung
von N > 2 Werten - z.B. von N Zahlenwerten - einen Bitvektor mit einer
Bitanzahl von mindestens

n log 2 (N) (1.2)
Signalwerte aus mehreren Einzelbits sind gültig, wenn alle Bits gültig sind
(Abb. 1.14 b).
Bitvektoren der Sprache VHDL sind eindimensionale Felder mit dem Ele-
menttyp bit bzw. std_logic:

type bit_vector is array (4) (natural range <>) (5) of bit (6;7) ;
type std_logic_vector is array (natural range <>) of std_logic; (8)

( (4) - Schlüsselwort für die Definition von Feldern; (5) - Beschränkung des
Indexbereichs; (6) - Elementtyp; (7) - definiert im Package std.standard; (8)
- definiert im Package ieee.std_logic_1164). Den einzelnen Werten eines
Bitvektors können wieder Bedeutungen zugeordnet sein, z.B. die Zustände