Hardware Reference
In-Depth Information
In Abb. 3.29 b ist das Struktogramm durch eine nebenläufige Prozedur
nachgebildet. Die Eingangssignale
Start
und
x
(zu versendendes Datenbyte)
und die Ausgabesignale
sind als Schnittstellensignale mit der
entsprechenden Übergaberichtung vereinbart. Die Bitzeit wird als Konstan-
te übergeben. Die Anweisungsfolge ist aus dem Struktogramm übernommen.
Nach den Berechnungen für einen Zeitschritt legt eine Warteanweisung den
Prozess, in dem die Prozedur abgearbeitet wird, für eine Bitzeit schlafen. Vor
Versenden des Startbits wird zusätzlich auf die Aktivierung des Startsignals
gewartet. Die Nachbildung des Struktogramms durch eine nebenläufige Pro-
zedur hat offenbar Rezeptcharakter. Die Prozedur liefert nebenläufig in einem
Testrahmen aufgerufen für die Eingabesignalverläufe in Abb. 3.29c die dar-
gestellten Ausgabesignalverläufe.
busy
und
TxD
Bearbeitungsstand: Die Funktion des Senders ist in einer simulierba-
ren Weise beschrieben. Sie sollte jetzt solange nachgebessert werden,
bis sie die Zielfunktion ausreichend gut nachbildet.
Schritt 3: Ein Verhaltensmodell für den Empfänger
Für den Empfänger sind dieselben Schritte und Überlegungen wie für den
Sender erforderlich. Abbildung 3.30a zeigt den Empfangsablauf als Strukto-
procedure
Empfaenger(
signal
RxD:std_logic;
signal
y:
out
tByte;
signal
ready, Err:
out
std_logic;
tbit:delay_length)
is
variable
P:std_logic;
begin
ready <=
'0'
; Err <=
'0'
;
loop
wait until
RxD=
'0'
;
ready <=
'0'
; Err <=
'0'
; P :=
'0'
;
wait for
1.5
*tbit;
for
idx
in
y'reverse_range
loop
y(idx) <= RxD;
P := P
xor
RxD;
wait for
tbit;
end loop
;
ready <=
'1'
;
if
P/=RxD
then
Err <=
'1'
;
end if
;
wait for
tbit;
if
RxD/=
'1'
then
Err <=
'1
';
end if
;
wait for
0.5
*tbit;
end loop
;
end procedure
;
ready<=0;Err<=0;
Wiederholeimmer
wartebisRxD=0
ready<=0;Err<=0;P:=0;
warte1,5Bitzeiten
wiederholef¨uridx=0bis7
y(idx)<=RxD;P:=PxorRxD;
warteeineBitzeit
ready<=1
RxD=P?
nein
ja
Err<=1
warteeineBitzeit
nein
RxD=1?
ja
Err<=1
warteeinehalbeBitzeit
a)
1
RxD x
0
x
1
x
2
...
10 234
x
7
P
91011
0
8
t
t
Bit
Startflanke
Bit¨ubernahme
Parit¨atskontrolle
Stoppbitkontrolle
¨
Ubertragungsende
b)
c)
⇒
Web-Projekt:P3.4/UART1pack.vhdl
Abb. 3.30. Verhaltensmodell für den Empfänger a) Struktogramm b) nebenläufige
Prozedur c) Empfangssignal mit Abtastzeitpunkten
