Hardware Reference
In-Depth Information
a)zuerzeugende
Signalverl¨aufe
b)nachzubildendeSchaltung
c)Prozessbeschreibungder
nachzubildendenSchaltung
I
process(T,I)
begin
ifI='1'then
y<=”0000”;
1
(2)
0
+
x
y
y
(1)
T
x
1
(2)
(2)
0
I
I
x z
1
z
2
z
3
z
4
00
z
0
T
elsif
RISINGEDGE
(T) ;
then
0246
t
sim
inns
tUnsigned(1downto0)
tUnsigned(3downto0)
y<=x+y;
endif;
endprocess;
(1)
(2)
Initialisierungswert:”0000”
z
i
zuf¨alligeBitvektor-
werte
Abb. 3.13. Zu erzeugende Signalverläufe und Schaltung zu Aufgabe 3.4
3.2 Anwendungsspezifische Datentypen
Der Grundwortschatz von VHDL definiert keine Datentypen, sondern Be-
schreibungsmittel, um Datentypen zu definieren. Die bisher verwendeten Ty-
pen sind alle mit Ausnahme von »tUnsigned« und »tSigned« in standardi-
sierten Packages vordefiniert. Letztere sind selbst definiert. Auch für viele
andere Sachverhalte sind eigene Typen erforderlich oder zweckmäßig. Dieser
Abschnitt beschreibt, wie eigene Typen definiert und verwendet werden.
3.2.1 Zahlentypen
Ein Zahlentyp beschreibt einen zusammenhängenden Wertebereich. Er wird
vereinbart mit
type Zahlentyp is range Wertebereich
;
Der Wertebereich kann aufsteigend oder absteigend geordnet sein:
type
tWochentag
is range
1
to
7
;
-- Wertebereich: 1, 2,
:::
, 7
type
tBitnummer
is range
3
downto
0
;
-- Wertebereich: 3, 2, 1, 0
Mit ganzzahligen Konstanten als Indexgrenzen wird ein diskreter (abzähl-
barer) Wertebereich vereinbart, mit reellwertigen Indexgrenzen ein stetiger
Wertebereich. Beispiel für einen stetigen Wertebereich sei ein Datentyp für
Wahrscheinlichkeitswerte:
type
tWahrscheinlichkeit
is range
0.0
to
1.0
;
Die Syntaxregeln für Zahlenkonstanten stehen in Anhang A.1.5. Der vordefi-
nierte Typ für ganze Zahlen ist integer und der vordefinierte Typ für reell-
wertige Zahlen ist real. Reellwertige Zahlentypen werden als Gleitkomma-
zahlen simuliert (vgl. Abschnitt 2.4.4).
