Hardware Reference
In-Depth Information
Tabelle 3.1. VHDL-Operatoren in der Reihenfolge von der höchsten zur niedrigsten
Abarbeitungspriorität, zulässige Operandentypen und Ergebnistyp
Operator
Operation
Typ von a
Typ von b
Ergebnistyp
a ** b
Potenzieren
ZT
GZT
Typ von a
abs a
Betrag
ZT
Typ von a
not a
Invertierung
BT, BV
Typ von a
Multiplikation,
Division
ab, a=b
ZT
Typ von a
Typ von a
modulo,
Divisionsrest
a mod b
a rem b
GZT
Typ von a
Typ von a
+a, a
Vorzeichen
ZT, time
Typ von a
Addition,
Subtraktion
a + b, ab
ZT, time
Typ von a
Typ von a
Elemente- oder
Vektortyp
größerer
Vektor
a & b
Konkatenation
Typ von a
Verschiebung
und Rotation
sll, srl, rol
sla, sra, ror
BV
GZT
Typ von a
alle Typen
außer Dateien
a = b, a/=b
gleich, ungleich
Typ von a
boolean
a < b, a<=b,
a > b, a>=b
Größenvergleich
ZT
Typ von a
boolean
a and b, a or b,
a nand b, a nor b,
a xor b, a nxor b
zweistellige
logische
Operatoren
BT, BV
Typ von a
Typ von a
ZT - Datentyp zur Zahlendarstellung, bis zu diesem Abschnitt sind das integer,
real, »tUnsigned« und »tSigned«; GZT - ganzzahliger Typ, alle bisherigen Typen
für die Zahlendarstellung außer real; BT - Bittyp, das werden auch im Weite-
ren nur bit, boolean und std_logic sein; BV - Bitvektortyp, das werden auch
im Weiteren nur bit_vector, std_logic_vector, »tUnsigned« und »tSigned«
sein; Untertypen wie natural, positive und delay_length werden bei der Typ-
prüfung wie ihr Basistyp behandelt.
VHDL ist eine Sprache mit strenger Typbindung. Die einzelnen Operatoren
sind alle nur für bestimmte Operandentypen vordefiniert. Der Ergebnistyp
hängt von den Operandentypen ab. Regelverletzungen verursachen Überset-
zungsfehler. In den nachfolgenden Abschnitten werden wir kennenlernen, dass
VHDL ein außergewöhnlich flexibles Typkonzept hat. Die arithmetischen Ope-
ratoren für die Addition, Subtraktion etc. sind für alle Zahlentypen vordefi-
niert. Bei der Bildung von Potenzen muss der Exponent auch bei einer reell-
wertigen Zahl als Basis ganzzahlig sein. Alle anderen zweistelligen arithme-
