Hardware Reference
In-Depth Information
2.6.9 Zusammenfassung und Übungsaufgaben
Die arithmetischen Hardware-Operationen basieren alle auf der Addition.
Ein Subtraktionswerk ist ein Addierer mit bitweise invertiertem Subtrahen-
den und Übertrag. Die Rechenwerke für die Inkrement-Operation (+1) und
die Dekrement-Operation (1), die z.B. als Übergangsfunktionen für Zähler
benötigt werden, sind stark vereinfachte Addierer. Die Negation setzt sich aus
einer bitweisen Invertierung und einer Inkrement-Operation zusammen. Die
Betragsbildung ist eine bedingte Negation.
Ein Hardware-Multiplizierer ist eine Matrix aus Bitmultiplizierern (UND-
Gattern) und Addierern. Der Schaltungsaufwand wächst quadratisch mit der
Operandenbreite, die Verzögerung aber nur linear. Ein Hardware-Dividierer
hat sowohl einen quadratisch zunehmenden Aufwand als auch eine quadra-
tisch zunehmende Verzögerungszeit. Wegen dieser Eigenschaften werden zwar
Multiplizier als kombinatorische Schaltungen realisiert, die Division jedoch
vorzugsweise sequenziell nachgebildet. Während die Addition und die Sub-
traktion für vorzeichenfreie Zahlen und für Zweierkomplementzahlen identisch
sind, unterscheiden sich die Funktionen von Multiplizierern und Dividierern
für die beiden Zahlendarstellungen.
Der Test auf Gleichheit verlangt einfache kombinatorische Schaltungen,
während Größenvergleiche auf der Subtraktion basieren und dadurch lang-
samer und aufwändiger sind. Die Operatoren »>«, »« etc. sollten deshalb
in einer Synthesebeschreibung nur verwendet werden, wenn ein Algorithmus
nicht mit einem Test auf Gleichheit oder Ungleichheit beschrieben werden
kann. Verschiebung und Rotation um einen konstanten Wert erfordern keine
logischen Verknüpfungen. Rotationen und Verschiebungen um einen variablen
Wert werden mit Block-Shiftern - das sind matrixartige Multiplexerschaltun-
gen - nachgebildet.
Arithmetische Schaltungen sind relativ aufwändig und Schaltungsbeschrei-
bungen mit arithmetischen Operationen bieten zahlreiche Optimierungsmög-
lichkeiten, von denen die Synthese manche, aber nicht alle findet. Hier ist der
Entwickler gefordert. Er sollte für seine Beschreibung die erforderliche An-
zahl der Rechenwerke abschätzen und seine Schätzwerte mit den Werten im
Synthese-Report vergleichen. Wenn die Synthese zu viele oder zu aufwändige
Rechenwerke einbaut, sollte das Syntheseergebnis genauer untersucht, die Ur-
sachen, warum das System überflüssige Rechenwerke einfügt, lokalisiert und
die Synthesebeschreibung entsprechend nachgebessert werden. Weiterführen-
de und ergänzende Literatur siehe [6, 16, 28, 39].
Aufgabe 2.20
a) Ändern Sie die Matrixmultipliziererschaltung für vorzeichenfreie 4-Bit-
Faktoren aus Abb. 2.83 in einen Matrixmultiplizierer für 4-Bit-Zweier-
komplementfaktoren. Kennzeichnen Sie dazu alle negativ bewerteten Pro-
duktbits, Teilsummenbits und Übertragsbits sowie alle negativ bewerteten
Halb- und Volladdiereranschlüsse.
