Hardware Reference
In-Depth Information
um eine führende Null verlängert
. In der Beschreibung eines Subtrahierers
werden der zweite Operand und der eingangsseitige Übertrag abgezogen:
13
signal
a, b: tUnsigned(n-
1
downto
0
);
signal
y: tUnsigned(n
downto
0
);
signal
c: tUnsigned(0
downto
0
);
...
-- Suchmuster Addierer
y <= (
'0'
& a)+b+c;
-- Suchmuster Subtrahierer
y <= (
'0'
& a)-b-c;
Die Inkrement- und die Dekrement-Operation für vorzeichenfreie Zahlen ha-
ben die Beschreibungsschablone »"1"«
14
. Die Negation hat die Beschrei-
bungsschablone »-a«, der Betrag »abs(a)« und die Multiplikation »a*b«.
Algorithmen mit arithmetischen Operationen bieten zahlreiche Optimie-
rungsmöglichkeiten, die die Synthese nur zum Teil erkennt und ausnutzt. Eine
bedingte Inkrement-Operation der Form
signal
a, y: tUnsigned(n-
1
downto
0
);
signal
c: tUnsigned(
0
downto
0
);
...
if
c=
"1"
then
y <= a+
"1"
;
else
y <= a;
end if
;
0
n
n n
y
a
c
1
+1
wird nach den bisher skizzierten Regeln in die Schaltung rechts daneben über-
führt. Die ideale Lösung ist ein Addierer mit dem Übertrag als zweitem Sum-
manden:
n
a
c
n
+
y
y <= a+c;
Wenn die Synthese diese Lösung nicht selbstständig findet, muss die Funktion
in der Form links daneben beschrieben werden.
Ein häufig verwendetes Beschreibungselement ist eine Fallunterscheidung,
in der in Abhängigkeit von einem Auswahlwert eine von mehreren zur Aus-
wahl stehenden Operationen mit denselben Operanden und demselben Zu-
weisungsziel ausgeführt wird. Bei einer Umschaltung zwischen Addition und
Subtraktion findet die Register-Transfer-Synthese einen Addierer und einen
Subtrahierer, jeweils mit einem eingangs- und einem ausgangsseitigen Über-
trag, und einen Multiplexer, der entweder die Summe oder die Differenz wei-
terleitet:
13
Achtung, der Operand, nicht die Summe! Denn anderenfalls ist das zusätzliche
Bit »0« und nicht, wie beabsichtigt, der Übertrag.
14
Im Zweierkomplement wird der Wert »1« durch die Bitfolge »01« dargestellt. Der
1-Bit-Vektor »1« hat den negativen Wert »-1«.
