Hardware Reference
In-Depth Information
2.6.4 Multiplizierer
Eine Multiplikation von zwei durch Bitvektoren dargestellten vorzeichenfrei-
en Zahlen besteht aus 1-Bit-Multiplikationen und Additionen (Abb. 2.83 a).
Das Produkt zweier Bitwerte ist »1«, wenn beide Faktoren »1« sind. Das ist
die UND-Verknüpfung. Die Teilprodukte müssen anschließend stellenrichtig
addiert werden. Abbildung 2.83 b zeigt einen 4 4-Bit-Matrixmultiplizierer,
der 4 4 Teilprodukte bildet und mit Halb- und Volladdierern aufsummiert.
(a
3
·
2
3
+a
2
·
2
2
+a
1
·
2
1
+a
0
·
2
0
)
·
(b
3
·
2
3
+b
2
·
2
2
+b
1
·
2
1
+b
0
·
2
0
)=
a
3
b
0
·
2
3
+a
2
b
0
·
2
2
+a
1
b
0
·
2
1
+a
0
b
0
·
2
0
a
3
b
1
·
2
4
+a
2
b
1
·
2
3
+a
1
b
1
·
2
2
+a
0
b
1
·
2
1
a
3
b
2
·
2
5
+a
2
b
2
·
2
4
+a
1
b
2
·
2
3
+a
0
b
2
·
2
2
a
3
b
3
·
2
6
+a
2
b
3
·
2
5
+a
1
b
3
·
2
4
+a
0
b
3
·
2
3
a)
p
7
p
6
p
5
p
4
p
3
p
2
p
0
p
1
b
0
b
1
b
2
b
3
&
&
p
0
p
1
a
0
a
1
HA
s
c
&
p
2
HA
s
c
s
c
&
VA
a
2
&
&
p
3
HA
s
c
s
c
VA
s
c
&
&
VA
a
3
&
&
p
4
s
c
VA
s
c
VA
HA
s
c
&
&
&
p
5
s
c
VA
s
c
VA
&
&
p
6
p
7
s
c
VA
einerderl¨angstenPfade
b)
&
Abb. 2.83. a) Multiplikation vorzeichenfreier Zahlen b) Matrixmultiplizierer
Der Hardware-Aufwand nimmt quadratisch mit der Bitanzahl n der Fakto-
ren zu. Die laufzeitkritischen Pfade, die die Verzögerung bestimmen, verlaufen
nicht durch alle, sondern nur durch weniger als 2 n Voll- oder Halbaddierer.
Die Verzögerung nimmt entsprechend nur linear mit der Bitanzahl zu und
ist etwa doppelt bis dreimal so groß wie bei einem Ripple-Addierer gleicher
Bitbreite [39].
Bei einer vorzeichenbehafteten Zahl geht der Summand des führenden Bits
b
n1
2
n1
negativ in die Werteberechnung ein (vgl. Gleichung 2.5). Wenn
zwei vorzeichenbehaftete Zahlen multipliziert werden, entstehen entsprechend
auch negative Teilprodukte, die vorzeichenrichtig aufsummiert werden müssen
(Abb. 2.84a). Abbildung 2.84 b zeigt die Wertetabellen für die Aufsummie-
rung von null bis drei negativ bewerteten Bits. Bei einem negativ bewerteten
