Hardware Reference
In-Depth Information
Wert folgt, liegt an einer anderen Stelle. Zur Kontrolle, dass das Additionser-
gebnis im zulässigen Bereich liegt, ist zusätzlich der Übertrag der höchstwer-
tigen Bitstelle auszuwerten. Für eine vorzeichenfreie Zahl ist er null, wenn das
Ergebnis im darstellbaren Bereich liegt. Eine Summe im Zweierkomplement
liegt genau dann im darstellbaren Bereich, wenn das Übertragsbit mit dem
Vorzeichenbit übereinstimmt
11
(Abb. 2.72).
±1
∗∗
a)
−1
∗
+1
∗
Darstellung:
Wert:
1
111 000
0 0 0 0 0 1
001 010 110 111 000
···
···
-1 0 2 6 7 8
¨
Ubertragsbit
nichtdarstellbar
Operationauf
demZahlenstrahl
Operationauf
demZahlenkreis
b)
±1
∗∗
−1
∗
+1
∗
∗
Darstellung:
Wert:
1 1 1 1 0 0 0
011
100 110
101
···
010
011
100
-5
-4
-3
-2
···
2 3 4
∗∗
darstellbarerBereich
Abb. 2.72. Zahlenkreis a) für vorzeichenfreie 3-Bit-Zahlen b) für vorzeichenbe-
haftete 3-Bit-Zahlen
2.5.2 Serieller Addierer
Die Verzögerungszeit eines Ripple-Addierers nimmt nach Gleichung 2.12 pro-
portional mit der Bitbreite zu. So stellt sich die berechtigte Frage, ob es
nicht zweckmäßiger ist, die Bits nacheinander, in aufeinanderfolgenden Tak-
ten zu addieren. In einer Software-orientierten Ablaufbeschreibung ist dafür
im Schleifenkörper nach jeder Bitaddition eine Warteanweisung auf die nächs-
te aktive Taktflanke einzufügen (Abb. 2.73 a). Die Kernoperation erfordert
jetzt nur noch einen Volladdierer. Es kommen aber noch weitere Teilschal-
tungen hinzu, z.B. ein 1-Bit-Register zur Speicherung des Übertrags mit ei-
nem Eingangsmultiplexer, der zwischen dem Eingangsübertrag c
in
und dem
Übertragsausgang des Volladdierers auswählt (Abb. 2.73 b). In der VHDL-
Beschreibung in Abb. 2.73 a wartet der Prozess zusätzlich vor jeder Addition
auf die Aktivierung eines Startsignals und einen weiteren Takt auf die Über-
gabe der Summanden und des Eingabeübertrags c
in
an die Signale
und
c. Während der Addition wird ein Busy-Signal aktiviert, das der umgebenden
Schaltung mitteilt, dass das Rechenwerk beschäftigt ist.
Abbildung 2.73 c zeigt einen Beispielsignalverlauf. Nach Aktivierung des
Startsignals übernehmen die Summandenregister a und b die Bitwerte »1010«
a
,
b
11
Merkhilfe: Wenn eine Zweierkomplementzahl um ein führendes Bits verlängert
wird, darf sich das Vorzeichen nicht ändern.
