Hardware Reference
In-Depth Information
2.1.6 Entwurfsfehler und Fehlervermeidung
Die Synthese wertet die Beschreibungsstruktur und weniger die beschriebe-
ne Funktion aus. Insbesondere bei weniger üblichen Beschreibungsstrukturen
kann es Abweichungen zwischen dem beschriebenen Verhalten und der Funk-
tion der synthetisierten Schaltung geben. Für den Nachweis und die Loka-
lisierung von Synthesefehlern ist es zu empfehlen, sowohl die Schaltungsbe-
schreibung vor der Synthese als auch die Beschreibung der synthetisierten
Schaltung gründlich zu simulieren und die Ergebnisse zu vergleichen. Weitere
Kontrollmöglichkeiten sind
• eine Inspektion der VHDL-Beschreibung auf typische Beschreibungsfehler,
• eine Sichtung der Warnungen im Synthesereport (laufzeitkritische Schal-
tungsteile, verletzte Zeitbedingungen etc.),
• ein Überschlag, ob die Anzahl der von der Synthese laut Synthese-Report
gefundenen Teilschaltungen stimmen könnte, und
• eine Sichtprüfung der von der Synthese generierten Schaltpläne.
Die Inspektion der VHDL-Beschreibung und die kritische Sichtung der War-
nungen im Synthesereport sollte insbesondere die Anzahl der Fehler der nach-
folgenden Typen mindern:
• vergessene und unzulässige Signale in einer Weckliste,
• Verarbeitung asynchroner Eingabesignale (Abschnitt 1.5.1),
• asynchrone Initialisierung (Abschnitt 1.5.3),
• Quellen für Takt- und Latch-Freigabesignale, die nicht garantieren, dass
ihre Ausgabesignale Glitch-frei sind (Abschnitt 1.3.1 und 2.1.4),
• ganz allgemein unübliche Beschreibungsstrukturen und
• fehlende oder überflüssige Constraints (Abschnitt 2.1.5).
Der Synthese-Report listet unter anderem die Anzahl der gefundenen Re-
chenwerke, Register, Latches, Blockspeicher etc. auf. Im Grunde gehört zu
jedem Entwurf einer synthesefähigen Beschreibung eine Skizze der Register
und Register-Transfer-Operationen, aus der die Anzahl der benötigten grö-
ßeren Schaltungsbausteine ablesbar ist. Kleine Abweichungen können durch
vernachlässigte Details und Optimierungen zustande kommen. Große Abwei-
chungen - zusätzliche Latches, wenn keine vorgesehen sind, eine unplausible
Anzahl von Rechenwerken, Blockspeichern etc. - deuten auf Entwurfsfehler
hin, die es zu lokalisieren und zu beseitigen gilt.
Die Sichtung der von der Synthese generierten Signalflusspläne dient
hauptsächlich dazu zu verstehen, wie die Synthese arbeitet, und zur Lokalisie-
rung von Synthesefehlern. Dabei ist es zu empfehlen, die Synthesebeschreibung
in kleine Prozesse aufzuspalten und diese einzeln zu synthetisieren. Anderen-
falls werden die manuell zu inspizierenden Signalflusspläne zu groß und zu
unübersichtlich.
