Hardware Reference
In-Depth Information
BDnADRH
BDnADRL
A15 A14 A13 A12 A11 A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
Zulässiger Adressbereich: 0x0500 bis 0x07FF
5.1.3 Die Register BDnSTAT und BDnCNT
Die Interpretation des Inhalts dieser beiden Register ist davon abhängig, ob CPU
oder SIE den aktuellen Zugriff auf dieses Registerpaar haben. Die Zugriffssteuerung
erfolgt mit dem Bit UOWN im Register BDnSTAT. Wenn UOWN = 0 ist, dann ist
das Registerpaar im Besitz der CPU. Ist UOWN = 1, dann gehören die Register der
SIE. Wenn der Anwender UOWN auf 1 setzt, übergibt er die Kontrolle dieser Regis-
ter also an die SIE und hat damit keinen Einfluss mehr auf den Inhalt [DataSheet:
17.4.1.1].
Die Register BDnSTAT und BDnCNT im Besitz der CPU
BDnSTAT
UOWN
DTS
KEN
INCDIS
DTSEN
BSTALL
BC9
BC8
BDnCNT
BC7
BC6
BC5
BC4
BC3
BC2
BC1
BC0
UOWN
Wenn UOWN = 0 ist, wird das Registerpaar BDnStat und BDnCNT von der CPU
verwaltet.
BDnCNT
DiezehnBitsBC0bisBC9sinddasByte-Count-RegisterdesjeweiligenEndpoints
n. Die beiden höchstwertigen Bits BC8 und BC9 befinden sich im Register
BDnSTAT, gehören funktionell jedoch zumRegisterBDnCNT.FürIN-Endpoints
muss hier die Anzahl der Bytes eingetragen werden, die bei der nächsten IN-Trans-
aktion aus dem Endpoint an den Host gesendet werden sollen. Für OUT-Endpoints
muss hier nach jedem Datenempfang von neuem eingetragen werden, wie viele
Bytes der Endpoint maximal vom Host empfangen kann.
BSTALL
Ist dieses Bit auf 1 gesetzt, wird ein STALL-Handshake generiert, sobald dieser End-
point vom Host benutzt werden soll. Damit wird dem Host signalisiert, dass dieser
Endpoint zurzeit nicht bereit ist. Ein STALL muss z. B. im Control Endpoint für
